JPS6273745A - 集積回路における通路の製造方法 - Google Patents
集積回路における通路の製造方法Info
- Publication number
- JPS6273745A JPS6273745A JP61221753A JP22175386A JPS6273745A JP S6273745 A JPS6273745 A JP S6273745A JP 61221753 A JP61221753 A JP 61221753A JP 22175386 A JP22175386 A JP 22175386A JP S6273745 A JPS6273745 A JP S6273745A
- Authority
- JP
- Japan
- Prior art keywords
- insulator
- manufacturing
- temperature
- heating
- partially cured
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
- H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
- H10P50/286—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of organic materials
- H10P50/287—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of organic materials by chemical means
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/071—Manufacture or treatment of dielectric parts thereof
- H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
- H10W20/082—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts the openings being tapered via holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Local Oxidation Of Silicon (AREA)
- Drying Of Semiconductors (AREA)
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は集積回路に関し、特に集積回路における通路の
形成方法に圓する。
形成方法に圓する。
従来の技術及びその問題点
集積回路は複雑化しつづけているため２層以上の相Ｈ接
続が必要となることがしばしばある。多層金属回路の製
造における最も重要な段階の１つは通路のパターニング
である。従来の方法では約１ミクロンの厚さの絶縁体膜
が設けられ、絶縁体に最良の電気特性を付与するような
高温アニールがほどこされる。次いでテーバの付いた通
路ができるよう多段階エツチングが行なわれる。この方
法の欠点は、エツチングの一様性と再現性に依存しすぎ
ることである。また通常１回又は複数回のプラズマエツ
チングを要する複雑な多段階エツチングを行なう必要が
ある。
続が必要となることがしばしばある。多層金属回路の製
造における最も重要な段階の１つは通路のパターニング
である。従来の方法では約１ミクロンの厚さの絶縁体膜
が設けられ、絶縁体に最良の電気特性を付与するような
高温アニールがほどこされる。次いでテーバの付いた通
路ができるよう多段階エツチングが行なわれる。この方
法の欠点は、エツチングの一様性と再現性に依存しすぎ
ることである。また通常１回又は複数回のプラズマエツ
チングを要する複雑な多段階エツチングを行なう必要が
ある。
この問題への対策がヨーロッパ特許出願箱８０３０２５
６９．１ （明細書第００２６９６７号）に説明されて
いる。それによればまず金属トラックがガラスにより被
覆され、ついでトラックを貫通する窓がエツチングされ
る。次にポリイミド層が形成され、そして窓を再び間け
るため第２の１ツチングがされる。下にあるガラスの形
状に応じポリイミドは比較的なめらかな外形を有し断面
には所要のテーバがつく。しかしながらこの方法では２
つのマスク及び２回のエツヂング段階が必要であり時間
がかかるという欠点があった。
６９．１ （明細書第００２６９６７号）に説明されて
いる。それによればまず金属トラックがガラスにより被
覆され、ついでトラックを貫通する窓がエツチングされ
る。次にポリイミド層が形成され、そして窓を再び間け
るため第２の１ツチングがされる。下にあるガラスの形
状に応じポリイミドは比較的なめらかな外形を有し断面
には所要のテーバがつく。しかしながらこの方法では２
つのマスク及び２回のエツヂング段階が必要であり時間
がかかるという欠点があった。
本発明の目的はこの欠点を最小限にあるいはなくするこ
とにある。
とにある。
問題点を解決するための手段
本発明によれば、導電体トラック上に硬化性絶縁体膜を
形成し、部分的硬化が起こるよう絶縁体を加熱し、部分
的に硬化した絶縁体に通路を画成しトラックを露出せし
めるよう異方性エツチングをほどこし、絶縁体を流動化
させて通路に隣りあう部分をして滑らかな断面形状を有
せしめ絶縁体の硬化が起こるよう絶縁体を加熱すること
よりなる集積回路における通路の製造方法が提供される
。
形成し、部分的硬化が起こるよう絶縁体を加熱し、部分
的に硬化した絶縁体に通路を画成しトラックを露出せし
めるよう異方性エツチングをほどこし、絶縁体を流動化
させて通路に隣りあう部分をして滑らかな断面形状を有
せしめ絶縁体の硬化が起こるよう絶縁体を加熱すること
よりなる集積回路における通路の製造方法が提供される
。
絶縁体は通路を画成するエツチングがほどこされる前に
部分的に硬化される。適当な硬化条件を選択することで
所望のテーバ付き形状が得られる。
部分的に硬化される。適当な硬化条件を選択することで
所望のテーバ付き形状が得られる。
実施例
第１図乃至第３図を参照するに、アルミニウム等の電極
配線トラック１１は半導体基体１２上に設けられる。ト
ラック及び周囲の基体は典型的には０．５〜２ミクロン
の厚さの絶縁体層１３により被覆される。この絶縁体層
は部分的硬化がなされる。典型的には１１５℃〜２００
℃の温度で１０〜６０分維持されたポリイミドがもちい
られるが、部分的硬化の条件は使用される特定のポリイ
ミドに依存する。好ましくは部分的硬化の湿度は１２５
℃から１５０℃である。
配線トラック１１は半導体基体１２上に設けられる。ト
ラック及び周囲の基体は典型的には０．５〜２ミクロン
の厚さの絶縁体層１３により被覆される。この絶縁体層
は部分的硬化がなされる。典型的には１１５℃〜２００
℃の温度で１０〜６０分維持されたポリイミドがもちい
られるが、部分的硬化の条件は使用される特定のポリイ
ミドに依存する。好ましくは部分的硬化の湿度は１２５
℃から１５０℃である。
ポリイミド絶縁体が使用される場合にはこの部分的硬化
によりポリマを形成するイミダイゼーションが起こる。
によりポリマを形成するイミダイゼーションが起こる。
この反応では２００℃にＪ３いては約９８％のイミダイ
ゼーションが起こるが、この反応により水分が放出され
る。この段階では材料は固くなり自立するようになるが
、重合反応による水分を含んでいる。
ゼーションが起こるが、この反応により水分が放出され
る。この段階では材料は固くなり自立するようになるが
、重合反応による水分を含んでいる。
パターンマスク１４が膜１３上に設けられる。
マスクにはホトレジスト等の腐食可能なものをもちいて
も、またチタン等の耐食性のものを用いてもよい。マス
クは下層の金属１１を露出さヒ゛通路１５を画成するよ
う絶縁体膜１３を選択的にエツチングするのに使用され
る。このエツチングは酸素プラズマ等の異方性エツチン
グにより行なわれる。
も、またチタン等の耐食性のものを用いてもよい。マス
クは下層の金属１１を露出さヒ゛通路１５を画成するよ
う絶縁体膜１３を選択的にエツチングするのに使用され
る。このエツチングは酸素プラズマ等の異方性エツチン
グにより行なわれる。
次いでマスク１４は取り除かれ〈第３図）、通路に隣り
あう絶縁体の形状は硬化を完了せしめるよう部分的に硬
化した絶縁体にアニールをほどこすことにより決められ
る。このアニールの初期の段階で絶縁体は流れて通路へ
の縁部が滑らかになる。このために通路の縁部に鋭い段
差がなくなり、上側の金属層がとぎれる危険性が最小限
となってさらなる電極配線レベル（図示せず）の作成が
容易となる。典型的にはこの最終的硬化は１分毎に１０
℃の割合で１５０℃から４２０℃まで徐々に加熱した後
４２０℃に１０乃至３０分保って行なわれる。
あう絶縁体の形状は硬化を完了せしめるよう部分的に硬
化した絶縁体にアニールをほどこすことにより決められ
る。このアニールの初期の段階で絶縁体は流れて通路へ
の縁部が滑らかになる。このために通路の縁部に鋭い段
差がなくなり、上側の金属層がとぎれる危険性が最小限
となってさらなる電極配線レベル（図示せず）の作成が
容易となる。典型的にはこの最終的硬化は１分毎に１０
℃の割合で１５０℃から４２０℃まで徐々に加熱した後
４２０℃に１０乃至３０分保って行なわれる。
第２の加熱段階中にイミダイゼーションは完了し以前の
加熱段階による捕捉水分は駆逐されるため材料は完全に
硬化する。
加熱段階による捕捉水分は駆逐されるため材料は完全に
硬化する。
本方法は１つのマスクと１回のエツチングが必要である
のみであるという特徴を有する。これは従来の方法に対
し非常に有利な点である。
のみであるという特徴を有する。これは従来の方法に対
し非常に有利な点である。
完成した通路の形状は第１の部分的硬化段階での温度に
依存する。この依存性は通路側壁の角度と部分的硬化温
度つまりブレベーク温度との関係を示す第４図に図示さ
れている。第４図にみられる如くブレベーク温度が１５
０℃以下の場合側壁の角度は６０°以下である。これは
側壁の角度が約７０’である従来技術による方法と対照
的である。
依存する。この依存性は通路側壁の角度と部分的硬化温
度つまりブレベーク温度との関係を示す第４図に図示さ
れている。第４図にみられる如くブレベーク温度が１５
０℃以下の場合側壁の角度は６０°以下である。これは
側壁の角度が約７０’である従来技術による方法と対照
的である。
従来技術による方法と本発明による方法の２通りにより
接点列を作成して通路抵抗を比較したところ、２段階の
硬化によっても２つの層の金ふ配線間の通路抵抗に悪影
響はあられれなかった。本方法を用いれば３ミクロン及
び２ミクロンの通路列が畠収率で得られる。典型的な測
定値では３ミクロンの接点列では通路毎に７０ｍ、Ωで
あり、２ミクロンの接点列では通路毎に９８ｍΩであっ
た。
接点列を作成して通路抵抗を比較したところ、２段階の
硬化によっても２つの層の金ふ配線間の通路抵抗に悪影
響はあられれなかった。本方法を用いれば３ミクロン及
び２ミクロンの通路列が畠収率で得られる。典型的な測
定値では３ミクロンの接点列では通路毎に７０ｍ、Ωで
あり、２ミクロンの接点列では通路毎に９８ｍΩであっ
た。
金属の段差被覆は改善され段差抵抗は標準的な［流れを
起こさせない」方法と比べて減少した。
起こさせない」方法と比べて減少した。
本方法によれば通路のエツチング条件が大幅に緩められ
収率が＾められる。次の例は本発明による方法と比較と
して従来の方法により調整された２４００個の２ミクロ
ン及び３ミクロン幅の通路からなる通路列につき、通路
毎の平均の抵抗の測定値をまとめたものである。
収率が＾められる。次の例は本発明による方法と比較と
して従来の方法により調整された２４００個の２ミクロ
ン及び３ミクロン幅の通路からなる通路列につき、通路
毎の平均の抵抗の測定値をまとめたものである。
【敦立り丑
３ミクロン 通路毎に６５ミリオ一ム２ミクロ
ン 通路毎に８６ミリオーム水１１欠ム互 ３ミクロン 通路毎に４７ミリオ一ム２ミクロ
ン 通路毎に６８ミリオームこの結束は本発明
の方法が有用であることを示す。
ン 通路毎に８６ミリオーム水１１欠ム互 ３ミクロン 通路毎に４７ミリオ一ム２ミクロ
ン 通路毎に６８ミリオームこの結束は本発明
の方法が有用であることを示す。
エツチング以前に部分的硬化が行なわれるために一般的
には絶縁材料としてポリイミドが使用されるが未硬化の
状態で充分自立性を有する他のポリマーならば部分的硬
化の段階を省略して使用することができる。
には絶縁材料としてポリイミドが使用されるが未硬化の
状態で充分自立性を有する他のポリマーならば部分的硬
化の段階を省略して使用することができる。
好ましい絶縁体としてはデュポン社から販売されている
ポリイミドＰＩ２５６６が、低いガラス転移温度を有し
本発明にょる方法に特に適する。
ポリイミドＰＩ２５６６が、低いガラス転移温度を有し
本発明にょる方法に特に適する。
第１図乃至第３図は通路形成の段階を順次示す図、第４
図は通路の形状と予備硬化温度との関係を示づグラフで
ある。 １１・・・トラック、１２・・・基体、１３・・・絶縁
体層、１４・・・パターンマスク、１５・・・通路。 手続？１１１正書 昭和６１年１０月１７日
図は通路の形状と予備硬化温度との関係を示づグラフで
ある。 １１・・・トラック、１２・・・基体、１３・・・絶縁
体層、１４・・・パターンマスク、１５・・・通路。 手続？１１１正書 昭和６１年１０月１７日
Claims (10)
- （１）導電体トラック上に硬化性絶縁体膜を形成し、部
分的硬化が起こるよう絶縁体を加熱し、部分的に硬化し
た絶縁体に通路を画成しトラックを露出せしめるよう異
方性エッチングをほどこし、絶縁体を流動化させて通路
に隣りあう部分をして滑らかな断面形状を有せしめ絶縁
体の硬化が起こるよう絶縁体を加熱することよりなる集
積回路における通路の製造方法。 - （２）該絶縁体はポリイミドであることを特徴とする特
許請求の範囲第１項記載の製造方法。 - （３）該絶縁体は１１５乃至２００℃の温度で１０乃至
６０分間加熱されて部分的硬化がなされることを特徴と
する特許請求の範囲第２項記載の製造方法。 - （４）該絶縁体は酸素プラズマによりエッチングされる
ことを特徴とする特許請求の範囲第３項記載の製造方法
。 - （５）該絶縁体は最高アニール温度まで安定した上昇率
で加熱されてアニールされることを特徴とする特許請求
の範囲第４項記載の製造方法。 - （６）導電体トラック上に縮合重合により硬化する絶縁
体の膜を形成し、絶縁体を重合化を起こさしめるが反応
副産物を除去するには足りない温度まで加熱して絶縁体
を部分的に硬化させ、部分的に硬化した絶縁体に通路を
画成しトラックを露出せしめるよう異方性エッチングを
ほどこし、絶縁体を流動化させて通路に隣りあう部分を
して滑らかな断面形状を有せしめ硬化が完了するよう絶
縁体アニールをほどこすことよりなる集積回路における
通路の製造方法。 - （７）該絶縁体はポリイミドであることを特徴とする特
許請求の範囲第６項記載の製造方法。 - （８）該絶縁体は１１５乃至２００℃の温度で１０乃至
６０分間加熱されて部分的硬化がなされることを特徴と
する特許請求の範囲第７項記載の製造方法。 - （９）該絶縁体は酸素プラズマによりエッチングされる
ことを特徴とする特許請求の範囲第８項記載の製造方法
。 - （１０）該絶縁体は最高アニール温度まで安定した上昇
率で加熱されてアニールされることを特徴とする特許請
求の範囲第９項記載の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB858523373A GB8523373D0 (en) | 1985-09-21 | 1985-09-21 | Via profiling in integrated circuits |
| GB8523373 | 1985-09-21 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6273745A true JPS6273745A (ja) | 1987-04-04 |
Family
ID=10585549
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61221753A Pending JPS6273745A (ja) | 1985-09-21 | 1986-09-19 | 集積回路における通路の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0216581A3 (ja) |
| JP (1) | JPS6273745A (ja) |
| GB (2) | GB8523373D0 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6396923A (ja) * | 1986-10-06 | 1988-04-27 | インタ−ナショナル・ビジネス・マシ−ンズ・コ−ポレ−ション | ヴァイア形成方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI730769B (zh) * | 2020-05-19 | 2021-06-11 | 力晶積成電子製造股份有限公司 | 半導體元件的製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5850417B2 (ja) * | 1979-07-31 | 1983-11-10 | 富士通株式会社 | 半導体装置の製造方法 |
| US4349584A (en) * | 1981-04-28 | 1982-09-14 | Rca Corporation | Process for tapering openings in ternary glass coatings |
| US4353778A (en) * | 1981-09-04 | 1982-10-12 | International Business Machines Corporation | Method of etching polyimide |
| US4523976A (en) * | 1984-07-02 | 1985-06-18 | Motorola, Inc. | Method for forming semiconductor devices |
-
1985
- 1985-09-21 GB GB858523373A patent/GB8523373D0/en active Pending
-
1986
- 1986-09-12 EP EP86307033A patent/EP0216581A3/en not_active Withdrawn
- 1986-09-16 GB GB8622249A patent/GB2180692B/en not_active Expired
- 1986-09-19 JP JP61221753A patent/JPS6273745A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6396923A (ja) * | 1986-10-06 | 1988-04-27 | インタ−ナショナル・ビジネス・マシ−ンズ・コ−ポレ−ション | ヴァイア形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2180692A (en) | 1987-04-01 |
| EP0216581A2 (en) | 1987-04-01 |
| GB2180692B (en) | 1989-09-27 |
| EP0216581A3 (en) | 1988-11-09 |
| GB8622249D0 (en) | 1986-10-22 |
| GB8523373D0 (en) | 1985-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3985597A (en) | Process for forming passivated metal interconnection system with a planar surface | |
| CA1155736A (en) | Method of etching polyimide | |
| JPS63501186A (ja) | ポリイミド絶縁層中に垂直接続部を形成する方法 | |
| US4328263A (en) | Method of manufacturing semiconductor devices using lift-off technique | |
| JPS61171132A (ja) | 貫通孔の形成方法 | |
| JPH01185947A (ja) | 半導体装置製造方法 | |
| JPH1056021A (ja) | 半導体装置及びその製造方法 | |
| EP0216581A2 (en) | Via profiling in integrated circuits | |
| JPS63261836A (ja) | 縮小投影露光法によるテ−パ−形成方法 | |
| US4693780A (en) | Electrical isolation and leveling of patterned surfaces | |
| JP2874226B2 (ja) | 半導体装置の製造方法 | |
| KR100206896B1 (ko) | 바이폴라 소자의 컨택형성 방법 | |
| KR100315526B1 (ko) | 반도체소자의금속배선형성방법 | |
| JPH01220896A (ja) | 多層電子回路の製造方法 | |
| JPS6018923A (ja) | ポリイミド系樹脂層のテ−パエツチング方法 | |
| KR100365756B1 (ko) | 반도체소자의콘택홀형성방법 | |
| JPH11274296A (ja) | 多層配線構造及びその形成方法 | |
| JP2950059B2 (ja) | 半導体装置の製造方法 | |
| JPS5936944A (ja) | 多層配線形成方法 | |
| JPH05175187A (ja) | 半導体装置の製造方法 | |
| JPH079939B2 (ja) | 多層配線の形成方法 | |
| JPH02285659A (ja) | 半導体装置 | |
| JPH08195394A (ja) | 半導体装置の配線形成方法 | |
| JPS6386544A (ja) | 半導体装置の製造方法 | |
| JPH0729886A (ja) | 半導体装置のコンタクトホール形成方法 |