JPS6386544A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6386544A JPS6386544A JP23180286A JP23180286A JPS6386544A JP S6386544 A JPS6386544 A JP S6386544A JP 23180286 A JP23180286 A JP 23180286A JP 23180286 A JP23180286 A JP 23180286A JP S6386544 A JPS6386544 A JP S6386544A
- Authority
- JP
- Japan
- Prior art keywords
- film
- photoresist
- wiring
- etching
- metal film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は半導体装置の製造方法に係わり、特にＭＯＳ型
またはバイポーラ型半導体装置の多層配線を容易に形成
できるものである。
またはバイポーラ型半導体装置の多層配線を容易に形成
できるものである。
（従来の技術）
従来の電極配線の形成方法は、第３図に示しであるよう
にＭＯＳ型またけバイポーラ型素子をシリコン基板に形
成した後、Ａｔの電極配線を形成する。第３図において
ｌは半導体基板、２はシリコン酸化膜、３はＡｔＡ着膜
、４はフォトレ・シスト膜、５はフォトマスク、６ｕＡ
シペーシ、ンｇである。
にＭＯＳ型またけバイポーラ型素子をシリコン基板に形
成した後、Ａｔの電極配線を形成する。第３図において
ｌは半導体基板、２はシリコン酸化膜、３はＡｔＡ着膜
、４はフォトレ・シスト膜、５はフォトマスク、６ｕＡ
シペーシ、ンｇである。
即ち第３図（Ａ）では基板１上に酸化膜２、Ａｔ膜３、
レジスト膜４が順次積層されている。次に第３図（Ｂ）
に示すようにフォトマスク５を用いて紫外線照射を行な
い、第３図（Ｃ）に示すように現像を行なってレジスト
・母ターンを形成する。次に第３図（Ｄ）に示すように
レジスト４をマスクとしてｋｌ膜３のエツチングを行な
い、Ａｔ配線層を形成し、レジスト４を剥離する。その
後第３図■）に示すように・ぐシペーシ、ン膜６をデポ
ジションするものである。
レジスト膜４が順次積層されている。次に第３図（Ｂ）
に示すようにフォトマスク５を用いて紫外線照射を行な
い、第３図（Ｃ）に示すように現像を行なってレジスト
・母ターンを形成する。次に第３図（Ｄ）に示すように
レジスト４をマスクとしてｋｌ膜３のエツチングを行な
い、Ａｔ配線層を形成し、レジスト４を剥離する。その
後第３図■）に示すように・ぐシペーシ、ン膜６をデポ
ジションするものである。
ところで従来の製造方法は、第３図（ロ）のように基板
表面に凸型に配線が形成される。その後・セシペーシオ
ンフィルムとか、多層配線の場合は１層間絶縁膜として
プラズマ５ＩＯ２膜とかプラズマ８１５Ｎ４膜、または
ＣＶＤ法によるＳＩＯ□、ＬＰＣＶＤ（Ｌｏｗ Ｐｒｅ
＋＋５ｕｒｅＣＶＤ ）法による５Ｊ０２等の無機材料
がある６また有機絶縁材料としてはボリイミｐが積層さ
扛る。
表面に凸型に配線が形成される。その後・セシペーシオ
ンフィルムとか、多層配線の場合は１層間絶縁膜として
プラズマ５ＩＯ２膜とかプラズマ８１５Ｎ４膜、または
ＣＶＤ法によるＳＩＯ□、ＬＰＣＶＤ（Ｌｏｗ Ｐｒｅ
＋＋５ｕｒｅＣＶＤ ）法による５Ｊ０２等の無機材料
がある６また有機絶縁材料としてはボリイミｐが積層さ
扛る。
（発明が解決しようとする問題点）
従来の技術で特に問題となるのは、最近のように高集積
化されてくると、′電極配線を２層または３層に積層化
して集積密度を上げる工夫が必要となる。このとき電極
配線された半導体基板の表面の四囲が激しいと、２層目
の電極配線を形成するときに断線現像が発生し、多層配
線の形成に支障を来たす。従来の技術では、電極配線さ
れ九半尋体基板表面の凸凹の度合は、そのまま温存した
状態で基板表面をさまざまな特殊な技術を利用して平坦
化する手法がとられてきたが、こｎらの従来技術のほと
んどは製造プロセスが複雛であシ、しかも長く、また特
殊な製造装置を利用するため製造コストか高くなるとい
う問題があった。
化されてくると、′電極配線を２層または３層に積層化
して集積密度を上げる工夫が必要となる。このとき電極
配線された半導体基板の表面の四囲が激しいと、２層目
の電極配線を形成するときに断線現像が発生し、多層配
線の形成に支障を来たす。従来の技術では、電極配線さ
れ九半尋体基板表面の凸凹の度合は、そのまま温存した
状態で基板表面をさまざまな特殊な技術を利用して平坦
化する手法がとられてきたが、こｎらの従来技術のほと
んどは製造プロセスが複雛であシ、しかも長く、また特
殊な製造装置を利用するため製造コストか高くなるとい
う問題があった。
本発明は、かかる問題点を解決するために発明されたも
のであるが、本発明を実施するにあたって、リフト・オ
フのような方法を利用するわけであるが、ここで従来技
術のレジストリフトオフ法の問題点について説明してお
く。
のであるが、本発明を実施するにあたって、リフト・オ
フのような方法を利用するわけであるが、ここで従来技
術のレジストリフトオフ法の問題点について説明してお
く。
第４図体）の如くレジスト塗布工程、第４図（Ｂ）の如
く光照射工程、第４図体）の如く現像工程、第４図＠Ａ
ｔ蒸着工程、第４図（６）の如くリフト・オフが行なわ
れるのが従来のレジスト・リフト・オフ法である。ここ
で問題となるのは、第４図の）からレジスト４上に蒸着
されたＡｔ膜３を除去する方法であり、従来、レジスト
としてポジ型レジストであるノゲラック樹脂を用いたと
すれば、アセトン溶媒中に浸漬して、超音波処理を行っ
てレゾストを溶解させ、超音波による機械的除去を？］
っでいた。ところが、この方法ではレジスト４上のＡｔ
膜３と半導体基板上の絶縁膜２上のＡｔ膜３とが完全に
離れている必要があり、もし一部でも継なかっていると
、完全なリフト・オフが出来なくなるという問題がある
。
く光照射工程、第４図体）の如く現像工程、第４図＠Ａ
ｔ蒸着工程、第４図（６）の如くリフト・オフが行なわ
れるのが従来のレジスト・リフト・オフ法である。ここ
で問題となるのは、第４図の）からレジスト４上に蒸着
されたＡｔ膜３を除去する方法であり、従来、レジスト
としてポジ型レジストであるノゲラック樹脂を用いたと
すれば、アセトン溶媒中に浸漬して、超音波処理を行っ
てレゾストを溶解させ、超音波による機械的除去を？］
っでいた。ところが、この方法ではレジスト４上のＡｔ
膜３と半導体基板上の絶縁膜２上のＡｔ膜３とが完全に
離れている必要があり、もし一部でも継なかっていると
、完全なリフト・オフが出来なくなるという問題がある
。
本発明は従来のウェット方式によるリフト・オフ法を改
良して、ドライエツチングによる電極配線方法（仮にド
ライ・リフト・オフ法という）を提供し、この技術をつ
かって電極配線の多層化を容易にするものである。
良して、ドライエツチングによる電極配線方法（仮にド
ライ・リフト・オフ法という）を提供し、この技術をつ
かって電極配線の多層化を容易にするものである。
［発明の構成コ
（問題点を解決するための手段と作用）リフト・オフ方
法としては従来、ウェット方式が採用されていたが、前
記のごとく完全なリフト・オフが行なえないという問題
があった。本発明は、リフト・オフをＰライ化する方法
に関するもので１本発明による方法では、完全なリフト
・オフが達成され、製造コストの低減化が可能となる。
法としては従来、ウェット方式が採用されていたが、前
記のごとく完全なリフト・オフが行なえないという問題
があった。本発明は、リフト・オフをＰライ化する方法
に関するもので１本発明による方法では、完全なリフト
・オフが達成され、製造コストの低減化が可能となる。
本発明の特徴は、凹凸の配線金属ツクターン上を有機膜
で平坦化し、その後上記配線金属膜の一部が露出される
まで０２プラズマにょるト９ライエッチングすることに
ある。
で平坦化し、その後上記配線金属膜の一部が露出される
まで０２プラズマにょるト９ライエッチングすることに
ある。
（実施例）
以下図面を参照して本発明の第１実施例を説明する。第
１図は同実施例の工程図であるが、前記従来例のものと
対応する個所には同一符号を用いる。まず最初に、第１
区（４）の如くよく知られたＭＯＳ型、または、バイポ
ーラ型半導体装置の製造方法により、電極形成工程の１
つ前までの工程まで終了したシリコン・ウニ・・基板を
準備する。この基板に例えばポジ型・フォトレジスト４
である０ＦＰＲ−８００（商品名、東京応化製）をスピ
ンコードし、溶媒を乾燥させるため８５℃の熱板で１５
分間熱処理する。その後、第１図（Ｂ）の如くグロキシ
ミティ・マスクアライナ−、ＰＬＡ−５００ＦＡ （商
品名。
１図は同実施例の工程図であるが、前記従来例のものと
対応する個所には同一符号を用いる。まず最初に、第１
区（４）の如くよく知られたＭＯＳ型、または、バイポ
ーラ型半導体装置の製造方法により、電極形成工程の１
つ前までの工程まで終了したシリコン・ウニ・・基板を
準備する。この基板に例えばポジ型・フォトレジスト４
である０ＦＰＲ−８００（商品名、東京応化製）をスピ
ンコードし、溶媒を乾燥させるため８５℃の熱板で１５
分間熱処理する。その後、第１図（Ｂ）の如くグロキシ
ミティ・マスクアライナ−、ＰＬＡ−５００ＦＡ （商
品名。
キャノン販売社製）で所定のフォトマスク５を使い、マ
スク合わせを実施後紫外線照射を施す。しかる後、第１
図（Ｃ）の如く専用の現像液により処理し、レジスト・
パターンを形成する。その後＠１図０）の如く電極形成
材料である純粋なアルミニウムかまたはＡｔ−８１、Ａ
ｔ−８ｉ−Ｃｕ等の合金３を＃着する。
スク合わせを実施後紫外線照射を施す。しかる後、第１
図（Ｃ）の如く専用の現像液により処理し、レジスト・
パターンを形成する。その後＠１図０）の如く電極形成
材料である純粋なアルミニウムかまたはＡｔ−８１、Ａ
ｔ−８ｉ−Ｃｕ等の合金３を＃着する。
次の工程から本発明にかかる方法で、以上までの工程は
、従来と全く同じ製造方法である。従来のウェット・リ
フト・オフ法ではこの後アセトン溶媒中で超音波処理を
施してメタルのリフト・オフを行なう。以下本発明によ
るドライ・リフト・オフについて説明する。第１図■）
の如く有機膜１ノをスピンコーターによ）比較的厚く（
２〜３μｍ前ｆｆ１）塗布して表面の平坦化を行い、第
１図Ｃ）のごとくなるように、０２リアクテイグイオン
エツチング（ＲＩＥという）または０２ｆラズマ処理に
より、メタル３の表ｒＩｊｉを露出させる。しかる後第
１図（Ｇ）の如くクロル糸のガスを用いＲＩＥ法により
Ａｔ膜３のエンチングを実施し、その後０□プラズマを
用いたケミカルドライエツチング処理を施し、レジスト
４と有機膜１ノを同時剥離し、第１図（６）に示す構造
を得る。
、従来と全く同じ製造方法である。従来のウェット・リ
フト・オフ法ではこの後アセトン溶媒中で超音波処理を
施してメタルのリフト・オフを行なう。以下本発明によ
るドライ・リフト・オフについて説明する。第１図■）
の如く有機膜１ノをスピンコーターによ）比較的厚く（
２〜３μｍ前ｆｆ１）塗布して表面の平坦化を行い、第
１図Ｃ）のごとくなるように、０２リアクテイグイオン
エツチング（ＲＩＥという）または０２ｆラズマ処理に
より、メタル３の表ｒＩｊｉを露出させる。しかる後第
１図（Ｇ）の如くクロル糸のガスを用いＲＩＥ法により
Ａｔ膜３のエンチングを実施し、その後０□プラズマを
用いたケミカルドライエツチング処理を施し、レジスト
４と有機膜１ノを同時剥離し、第１図（６）に示す構造
を得る。
第２図に本発明によるドライ・リフト・オフ法を応用し
た実施例の製造グロセスを示す。前記第１実施例と異な
る点は予め第２図（Ｎの如く第１図の絶縁膜２（第２図
（Ａ）では２．とかかれている）上に絶縁膜（例えばプ
ラズマ５１０２）２□を積層しておき、第２図＠）で絶
縁膜２（実際は２２）をフレオン系ガスによ、り ＲＩ
Ｅエツチングする所にある。このエツチング処理を施す
とき、電極配線材料であるＡｔの膜厚と同じ深さだけエ
ツチングするのが。
た実施例の製造グロセスを示す。前記第１実施例と異な
る点は予め第２図（Ｎの如く第１図の絶縁膜２（第２図
（Ａ）では２．とかかれている）上に絶縁膜（例えばプ
ラズマ５１０２）２□を積層しておき、第２図＠）で絶
縁膜２（実際は２２）をフレオン系ガスによ、り ＲＩ
Ｅエツチングする所にある。このエツチング処理を施す
とき、電極配線材料であるＡｔの膜厚と同じ深さだけエ
ツチングするのが。
本発明にかかる特徴の−っである。第２図（ト））以後
は、第１図の実施例と同じ処理を施すことにより、最終
的に得られる断面構造は第２図（６）に示しであるごと
く電極配線３が絶縁膜に埋め込まれた構造が得られ、こ
の後に形成する第２層目以降の［極配線が容易に行なえ
るという特徴がある。
は、第１図の実施例と同じ処理を施すことにより、最終
的に得られる断面構造は第２図（６）に示しであるごと
く電極配線３が絶縁膜に埋め込まれた構造が得られ、こ
の後に形成する第２層目以降の［極配線が容易に行なえ
るという特徴がある。
［発明の効果］
本発明の８ｇ１発明であるリフト・オフ法の改良効果を
説明する。従来の方法（ウェット・リフト・オフ法）で
はリフト・オフを完全に行なうためには、レジスト上に
存在するメタルと、半導体基板上の絶縁膜上に存在する
メタルを完全に断線させてやる必要がある。このため従
来は、フォトレジストの断面をオーバー・ハングさせる
手法や、多層レジスト法が採用されていたが、グロセス
が複雑であったシ、再現性が良くなかったりで、量産的
に問題があった。即ち本発明においては、フォト・レゾ
ストの断面をオーバー・ハングさせる必要が無く、又メ
タルの除去をドライエツチング方法であるＲＩＥ法で行
なうため、再現性が良くなるという利点がある。
説明する。従来の方法（ウェット・リフト・オフ法）で
はリフト・オフを完全に行なうためには、レジスト上に
存在するメタルと、半導体基板上の絶縁膜上に存在する
メタルを完全に断線させてやる必要がある。このため従
来は、フォトレジストの断面をオーバー・ハングさせる
手法や、多層レジスト法が採用されていたが、グロセス
が複雑であったシ、再現性が良くなかったりで、量産的
に問題があった。即ち本発明においては、フォト・レゾ
ストの断面をオーバー・ハングさせる必要が無く、又メ
タルの除去をドライエツチング方法であるＲＩＥ法で行
なうため、再現性が良くなるという利点がある。
本発明の第２の発明である電極配線を絶縁膜内に埋め込
む方式の半導体装置の製造方法によｎば。
む方式の半導体装置の製造方法によｎば。
表面が平坦で２層目または、３層目の＠極配線が非常に
容易になシ、半導体装置の高集積化を達成可能となり、
製造コストの低減、付加価値の増進に大きく貢献するこ
とになる。
容易になシ、半導体装置の高集積化を達成可能となり、
製造コストの低減、付加価値の増進に大きく貢献するこ
とになる。
第１図、第２図は本発明の各実施例の工程図、第３図、
第４図は従来方法の各工程図である。 １・・・半導体基板、Ｘにｔ、）・・・絶縁膜、２２・
・・絶縁膜。 ３・・・Ａｔ膜、４・・・フォトレジスト膜、５・・・
フォトマスク、６・・・、？シベーションｍ、１１・・
・有機膜。 出願人代理人 弁理士 鈴 江 武 彦＾
へ
＾工 −コ ーノ ζノ
〜ノ＜ ｃｏ
ｕ 。 ：＜ Ｗ！ｉ第３
ＶＩＡ −ＡｔＨ− 一リフト・オフ− 第４図
第４図は従来方法の各工程図である。 １・・・半導体基板、Ｘにｔ、）・・・絶縁膜、２２・
・・絶縁膜。 ３・・・Ａｔ膜、４・・・フォトレジスト膜、５・・・
フォトマスク、６・・・、？シベーションｍ、１１・・
・有機膜。 出願人代理人 弁理士 鈴 江 武 彦＾
へ
＾工 −コ ーノ ζノ
〜ノ＜ ｃｏ
ｕ 。 ：＜ Ｗ！ｉ第３
ＶＩＡ −ＡｔＨ− 一リフト・オフ− 第４図
Claims (2)
- （１）半導体装置の電極配線を形成するに際し、半導体
基板上に絶縁膜を形成する工程と、フォトレジストを塗
布する工程と、前記フォトレジスト膜をフォトマスクで
覆い紫外線を照射する工程と、感光した前記フォトレジ
スト膜を現像する工程と、前記現像により形成されたフ
ォトレジストパターン全面に配線用金属膜を形成する工
程と、前記配線用金属膜上に有機フィルム膜を塗布する
工程と、前記有機フィルム膜をＯ＿２プラズマを用いた
ケミカルドライエッチングまたはＯ＿２を用いたリアク
ティブイオンエッチング法でエッチングすることにより
前記配線用金属膜の一部を露出させる工程と、前記露出
した配線用金属膜を該膜を腐蝕させるガスを用いたリア
クティブイオンエッチング法によりエッチングする工程
と、前記フォトレジスト膜と有機フィルム膜を除去する
工程とを具備したことを特徴とする半導体装置の製造方
法。 - （２）半導体装置の電極配線を形成するに際し、半導体
基板上に絶縁膜を形成する工程と、フォトレジストを塗
布する工程と、前記フォトレジスト膜をフォトマスクで
覆い紫外線を照射する工程と、感光した前記フォトレジ
スト膜を現像する工程と、前記現像により前記フォトレ
ジスト膜に形成された溝から前記絶縁膜を途中までエッ
チングする工程と、前記現像により形成されたフォトレ
ジストパターン全面に配線用金属膜を形成する工程と、
前記配線用金属膜上に有機フィルム膜を塗布する工程と
、前記有機フィルム膜をＯ＿２プラズマを用いたケミカ
ルドライエッチングまたはＯ＿２を用いたリアクティブ
イオンエッチング法でエッチングすることにより前記配
線用金属膜の一部を露出させる工程と、前記露出した配
線用金属膜を該膜を腐蝕させるガスを用いたリアクティ
ブイオンエッチング法によりエッチングする工程と、前
記フォトレジスト膜と有機フィルム膜を除去する工程と
を具備したことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23180286A JPS6386544A (ja) | 1986-09-30 | 1986-09-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23180286A JPS6386544A (ja) | 1986-09-30 | 1986-09-30 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6386544A true JPS6386544A (ja) | 1988-04-16 |
Family
ID=16929250
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23180286A Pending JPS6386544A (ja) | 1986-09-30 | 1986-09-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6386544A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210036094A (ko) * | 2019-09-25 | 2021-04-02 | 청주대학교 산학협력단 | 분리 마스크를 이용한 결정질 태양광 모듈의 수리방법 |
| KR20210036095A (ko) * | 2019-09-25 | 2021-04-02 | 청주대학교 산학협력단 | 포토리소그래피 공정을 이용한 결정질 태양광 모듈의 수리방법 |
-
1986
- 1986-09-30 JP JP23180286A patent/JPS6386544A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210036094A (ko) * | 2019-09-25 | 2021-04-02 | 청주대학교 산학협력단 | 분리 마스크를 이용한 결정질 태양광 모듈의 수리방법 |
| KR20210036095A (ko) * | 2019-09-25 | 2021-04-02 | 청주대학교 산학협력단 | 포토리소그래피 공정을 이용한 결정질 태양광 모듈의 수리방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110429125A (zh) | 柔性显示基板及其制作方法、柔性显示装置 | |
| WO2014000361A1 (zh) | 一种阵列基板过孔的制作方法及阵列基板制作工艺 | |
| JPS61152040A (ja) | 半導体装置の製造方法 | |
| JPS6386544A (ja) | 半導体装置の製造方法 | |
| JP3140369B2 (ja) | 深溝底部における電極パターン形成方法 | |
| JP2789969B2 (ja) | 半導体装置のコンタクトホール形成方法 | |
| JPH022519A (ja) | 液晶表示素子の製造方法 | |
| TW200407646A (en) | Method for forming the wiring of display device | |
| JPS6236827A (ja) | 選択エツチング方法 | |
| JPS63299253A (ja) | 半導体装置の製造方法 | |
| TW559921B (en) | Method for rounding corner of thin film component in semiconductor device | |
| JP2946102B2 (ja) | パターン形成方法 | |
| JPH063813B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0237707A (ja) | 半導体装置の製造方法 | |
| CN114706275A (zh) | 一种防光刻胶漂胶和裂胶的工艺 | |
| JPS61170738A (ja) | 多層レジストによるリフト・オフプロセス | |
| JP3149601B2 (ja) | 半導体装置のコンタクトホール形成方法 | |
| JPS6350039A (ja) | 半導体装置の製造方法 | |
| JPH03108798A (ja) | 多層配線基板およびその製造方法 | |
| JPH0521433A (ja) | 半導体装置の製造方法 | |
| JP3330673B2 (ja) | 半導体装置及びその製造方法 | |
| JPS61194837A (ja) | 構造化された表面を電気絶縁し平らにする方法 | |
| JPS6134956A (ja) | 配線層の形成方法 | |
| JPH03110835A (ja) | 半導体装置の製造方法 | |
| JPS62120046A (ja) | 半導体装置の製造方法 |