JPS6275586A - カラ−グラフイツクスデイスプレイ制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は、カラー・ルックアップ・テーブルを有する
カラー・グラフィックス・ディスプレイ制御装置に係り
、特にそのカラー・ルックアップ・テーブル・データの
更新方式に関する。

〔発明の技術的背景〕

周知のように、近時では、カラー・グラフィックス画像
データを他の例えば光学式コンパクトディスクグレーヤ
等の再生装置から受信してラスタ走査型カラーＣＲＴデ
ィスプレイに表示するようにした、カラー・グラフィッ
クス・ディスプレイ制御装置が開発されてきている。す
なわち、これは、２ｎ色表示のカラー・グラフィックス
画像を構成する画素データをｎビット／画素を単位とし
て格納するｎプレーンのりフレッシュタイプのグラフィ
ックス・メモリを備えている。そして、このグラフィッ
クス・メモリの内容は、そのリフレッシ−レートに対応
す、る一定周期で連続読み出しされ、この読み出された
画素データは、カラー・ルックアップ・テープ。

ルにより２ｎ色のカラー情報を割り当てられた後、ラス
タ走査型カラーＣＲＴディスプレイに表示するためのＲ
，Ｇ、Ｂ信号に変換される。この場合、上記カラー・ル
ックアップ・テーブル内のデータは、前記カラーグラフ
ィックス・ディスプレイ制御装置内のシステム−コント
ロール・プロセッサが、更新命令および更新データを受
信した場合に更新され、前記カラーＣＲＴディスプレイ
に表示されているグラフィックス画像の表示色を一瞬に
して変化させることができる。

第６図は、従来より考えられていたカラー・ルックアッ
プ・テーブルを有するカラー書グラフィックス◆ディス
プレイ制御装置の一例を示すブロック図でおる。すなわ
ち、これは、光学式ディジタル・オーディオ−ディスク
上にディジタルオーディオ信号とともに記録されている
グラフィックス画像データ伝送用のＲ，Ｓ、Ｔ。

Ｕ、Ｖ、Ｗと称する６ビツトのサブコード・データを、
光学式ディ・ツタルーオーディオディスク再生装置４よ
シ受信して、カラーＣＲＴディスプレイ上に４０９６色
よシ選択した１６色で着色されたカラーグラフィックス
画像を表示する例であって、４グレーン（ｎ＝４　）の
グラフィックス・メモリを有している。

第６図において１はシステム−コントロール・プロセッ
サで、　ＭＰＵ　（マイクロプロセッサ）２、主記憶回
路３．受信データのエラー訂正を実行するエラー訂正回
路部４とで構成されている。

また、５はグラフィックス・メモリ・コントローラであ
り、表示制御部６、描画制御部１、タイミング制御部８
より構成されている。さらに。

図中９〜１２はグラフィックス・メモリであって、表示
すべきグラフィックス画像の画素データが４ビット／画
素で格納され、プレーン３のグラフィックス−メモリ１
２には、第７図に示すように、前記画素データの最上位
ビットＭＳＢが格納される。

また、第６図中１３〜ノロは前記グラフィックスメモリ
９〜１２から表示のために周期的に連続して４画素（通
常ｔ＝６）単位で読み出さ。

れる画素データを、１画素単位で出力するための並直変
換レジスタでちる。この並直変換レジスタ１３〜１６は
、グラフィックス愉メモリ９〜１２から読み出されたデ
ータを該並直変換レジスタ１３〜１６ヘロードするため
のロード信号５ＬｏＡＤ及び並直変換レジスタ１３〜１
６の内容をシフト・アウトす慝ためのシフト・クロック
５ＤｏＴｃＫによって制御されるものでおる。

さらに、第６図中１７はカラー・ルックアッｆ＠テーブ
ルでアシ、マルチプレクサ１８．１９と、カラー・コー
ドとしての４ビツトの画素データに対応するＲｅｄ信号
、　Ｇｒｅｅｎ信号、　Ｂｌｕ＠信号それぞれの輝度デ
ータを格納するための２系統のメモリ２０〜２２及び２
３〜２５と、この２系統のメモリ出力を切り換えるマル
チプレクサ２６〜２８と、前記輝度データをアナログＲ
ｅｄ信号ＳＲ，アナログＧｒｅｅｎ信号Ｓ０．アナログ
Ｂｌｕｅ信号Ｓ、に変換するＤ／Ａ（ｆシタルーアナロ
グ）コンバータ２９〜３１と、カラーφルックアッ！・
テーブル制御回路３２とから構成されている。

また、第６図中３３はカラーＣＲＴディスプレイであり
、前記５Ｒ１Ｓ０．ＳＲ及び複合同期信号ＳＣ，ＢＹＮ
Ｃ”入力することによりグラフィックス画像を表示する
。なお、図中５Ｈ１ＩＹＮ、は水平同期信号、Ｓつ？Ｘ
Ａ　’　ＳＭ＄’□ｌ　ＳＭＰ工。はマルチプレクサ切
換制御信号Ｉ　５ＷＲＡ　Ｉ　ＳＷｉｍｌは前記メモリ
２０〜２２及び２３〜２５の曹き込み制御信号＃　ＤＭ
は６ビツト（ＲｔＳ、Ｔ、Ｕ＊ＶａＷ）Ｃ）ｆプ：ｙ−
）１．データ、５８ＵＢＢ□ＮＣはサブコード・フレー
ム同期信号。

５ＷＤＣＫは前記サブコード・データのシンビル同期信
号である。ここで、（Ｒ８ＴＵＶＷ）の６ビツトをシン
ゲル（ＳＹＭＢＯＬ　）と称している。

上記のように構成されているカラー・グラフィックスの
ディスプレイ制御装置は、前記光学式コンパクトディス
クプレーヤから、第８図に示すフォーマットおよびタイ
ミングでサブコード（Ｒ８ＴＵＶＷ）が伝送される。そ
して、ＩＰＡＣＫ（＝　２４　ＳＹＭＢＯＬＳ　）のコ
マンド、インストラクタ１ン、う臂ラメータφデータ及
びパリティを含むデータ群は、最高で約３．３ｍ５ｅｃ
周期で伝送される。

ここで、前記エラー訂正回路部４では、Ｉ　ＰＡＣＫの
データを受信するごとに、付加されているノ臂すティを
用いてエラー検出・訂正をおこなった後、システム・デ
ータバスを介して、第９図に示すフォーマットに従って
ＭＰＵ　２に転送し、主記憶回路３内の転送データ・バ
ッファ領域４０に一旦格納する。すると、ＭＰＵ　２は
転送データ・バッファ領域４０のデータに基づいて命令
の解読。

座標計算１画面のカラーデータの生成を行ない、前記グ
ラフィックス・メモリ・コントローラ５及びカラー−ル
ックアップ・テーブル１１に必要データを転送する。

この場合、グラフィックス・メモリ・コントローラ５で
は転送されたデータに基づいて、描画制御部７で、前記
グラフィックス・メそり９〜１２の所定アドレスに対し
、４ビット／画素のデータの書き込み、所定アドレスデ
ータの修飾（ＥＸＯＲ演算）を実行し、表示制御部６で
、グラフィックス・メモリ９〜１２内データの表示のだ
めの読み出し、画面の水平もしくは垂直方向のスクロー
ルを実行する。

なお、上記エラー訂正回路部４からＭＰＵ　２に転送さ
れるデータの具体的なフォーマットは、第１０図に示す
ようになされている。

ここで、前記カラー・ルックアップ・テーブル１７は、
並直変換レジスタ１３〜１６から出力されるカラーコー
ド（Ｃ３，Ｃ２，ＣＩ、Ｃｏ）に対応するＲｅｄ　、　
Ｇｒｅｅｎ　、およびＢｌｕｅの輝度データを格納する
２系統のメモリ２０〜２２及び２３〜２５を有し、その
内の１系統が、前記並直変換レジスタ１３〜１６より出
力される画素データ（即ちカラーコード）（Ｃ３，Ｃ２
，Ｃ１，Ｃｏ）をアドレスとし、このアドレスに対応し
た輝度データを、マルチプレクサ２６〜２８を経由して
Ｄ／Ａコンバータ２９〜３ノへ出力している。また、他
の１系統は、アドレスがシステム・アドレス・パスに接
続され、前記ＫＰＵ２により格納内容の更新が可能とな
っている。前記２系統のメモ１Ｊ２（７〜２２及び２３
〜２５と前記主記恒回路３内のテーブル・データ・パ、
）７領域４２には最新のカラー・ル、クア、ｆ・テーブ
ル・データが格納される。前記メモリ２Ｑ〜２２または
２３〜２５のアドレスがシステム・アドレス・ノ々スに
接続された場合のアドレス−マツプ及び前記テーブル・
データ・バッファ領域４２のアドレスマツプは第１１図
に示されている。

次に、カラー俳ルックアッグ・テーブル１７のデータ更
新について説明する。この場合、２系統のテーブルのデ
ータ格納メモリ２０〜ｚ２ｍｚｓ〜２５のうち系統Ａの
メモリ２０〜２２が有効であり、カラー・コーＦデータ
（Ｃ３Ｃ２Ｃ１ＣＯ）がアドレスとして入力　　　−さ
れるようにマルチプレクサ１８によって前記メモリ２０
〜２２のアＰレス入力が切シ換えられているとともに、
マルチプレクサ２６〜２８によって、前記メモリ２０〜
２２のデータ出力カニ、アナログ形式のＲ，Ｇ、Ｂ信号
ＳＢ　＋　ＳｇおよびＳ、全生成するための１）／Ａコ
ンバータ２９〜３ノに供給されているとする。一方、無
効となっている系統Ｂのテーブル・データ格納用メモリ
２３〜２５に対しては、マルチプレクサ１９によって、
システム・アドレス・パスの下位４ビｙ　）　（Ａｓ〜
Ａ０）がアドレスとして与えられており、前記メモリ２
３〜２５には、前記メモリ２０〜２２と同一の第１表に
示すデータが格納されているとする。

そして、このような状態で、第１２図に示すように、カ
ラー〇ルックア、プ拳テーブル更新のための更新命令お
よび付随するパラメータ・データが、前記エラー訂正回
路部４から前記ＭＰＵ　２に転送された場合を考える。

まず、前記転送データは前記主記憶回路３内に確保され
た転送データ・バッファ領域４０に一旦格納された後、
前記主記憶回路３内の処理ルーチンに従い命令の解読と
ノｅラメータ・データのＲ＠ｄデータ、　Ｇｒｅ＠ｎデ
ータおよびＢｌｕｅデータへの分解がおこなわれる。ま
た、前記カラーデータは、前記主記憶回路３内のテーブ
ル・データバッファ領域４２及び前記カラー−ルックア
ップ・テーブル１７内のテーブル・データ格納用の前記
メモリ２３〜２５へ転送される。そして、前記主記憶回
路３内のテーブルデータバッファ領域４２の、アドレス
（ａ＋８　）〜（ａ＋１５　）にはＣ０ＬＯＵＲ８〜Ｃ
０ＬＯＵＲ１５のＲｅｄデータが、アドレス（ａ＋２４
）〜（ａ＋３１　）にはＣ０ＬＯＵＲ３〜Ｃ０ＬＯＵＲ
１５のＧｒｅｅｎデータが、アドレス（ａ＋４Ｏ）〜（
ａ＋４７）にはＣ０ＬＯＵＲ８〜Ｃ０ＬＯＵＲ１５のＢ
ｌｕ＠データが転送される。

一方前記メモリ２３のアドレス（１＋８）〜（１−）−
１５）にはＣＯＩ、ＯＵＲ８〜Ｃ０ＬＯＵＲ１５のＲｏ
ｄデータが、前記メモリ２４のアドレス（ｊ＋８）〜（
ｊ＋１５）にはＣ０ＬＯＵＲ８〜Ｃ０ＬＯＵＲ１５のＧ
ｒｅｅｎデータが、前記メモリ２５のアドレス（ｋ＋７
　）〜（ｋ＋１５）にはＣ０ＬＯＵＲ８〜Ｃ０ＬＯＵＲ
１５のＢｌｕｅデータが転送されることになる。なお、
前記１．ｊ、におよびａはシステム・アドレス・パスの
上記アドレスをデコードすることによシ得ている。

次に、前記ＭＰＵ　２は、前記カラー・ルックアップ−
テーブル１フ内のカラー−ルックアップ・テーブル制御
回路３２にメモリ切換指令を出力する。すると、前記カ
ラー・ルックアップ・テーブル制御回路３２は、前記水
平同期信号５ＨＩＩＹＮＣに同期化されたマルチプレク
サ切換信号ＳＭＰｘ、ＳＭＰｘ１及びｓＭＰｘｏ　を生
成し、水平ブランキング期間において、マルチプレクサ
１８゜１９及びマルチプレクサ２６〜２８を同時に切り
換える。ここで、マルチプレクサ１８は２→１に切シ換
えられ、系ｇＡのメモリ２０〜２２のアドレスはシステ
ム中アドレス・パスの下位４ビツトとなる。また、前記
マルチプレクサ１９は１→２に切り換えられ、前記メモ
リ２３〜２５のアドレスとして前記並直変換レジスタ１
３〜１６の出力（Ｃ３Ｃ２ＣＩ　Ｃｏ）が与えられる。

さらに、前記マルチプレクサ２６〜２８は１→２へ切す
換えられ、前記メモリ２３〜２５のデータ出力が前記Ｄ
／Ａコンバータ２９〜３ノに供給され、ここに、第２表
に示すような新しいテーブル・データに基づいたアナロ
グ形式のＲ，Ｇ、Ｂ信号Ｓ、、Ｓ。

およびＳ、が生成されるものである。

一方、無効となった系統Ａのメモｌ７２（７〜２２のア
ドレス（１＋８）〜（ｉ＋１５）、（ｊ＋８）〜（ｊ＋
１５）及び（ｋ＋８　）〜（ｋ＋１５　）のエリアには
前記テーブル・データバッファ領域４２のアドレス（＆
＋８）〜（ａ＋１５　）　、　（ａ＋２４　）〜（ａ＋
３１）及び（ａ＋４０）〜（ａ＋４７）のエリアのデー
タがそれぞれ転送され、有効となっている系統Ｂのメモ
リ２３〜２５と同一内容となる。カラー〇ルック・アッ
プｅテーブル番データ更新命令および付随するパラメー
タが最高速の約３．３ｍ５ｅｃ周期で伝送されてきた場
合には、前述の手順の３．３ｍ５ｅｃ　以内の実行を緑
返し、前記カラー・ルックアップ−テーブル１７のデー
タ更新がおこなわれる。

第　　１　　表 第　　２　　表 〔背景技術の問題点〕 しかしながら以上のように説明した従来のカラーグラフ
インクディスプレイ制御装置では、（１）　　カラーφ
ルックアップテーブル１７の７１−ドウエア構成が複雑
であり、部品点数多く、コスト高である。

（２）　３．３ｍ５ｅｃ毎に伝送されるカラー・ルック
アップ・テーブル・データ更新命令を忠実にリアルタイ
ムで実行しても入間の視覚はグラフィラス画像の色変化
を３．３ｍ５ｅｃごとに感知することはできない。

（３）　　カラｍ−ルックアップ・テーブル・データ格
納用メモリは通常高速のバイポーラメモリを使用するが
、このような高速メモリは消費電流が大きく、２系統の
メモリを有することはカラー・グラフィックス−ディス
プレイ制御装置の消費電力の増加を招く。

といった種々の問題を有している。

〔発明の目的〕

この発明は上記事情を考慮してなされたもので、部品点
数が少なく簡易な構成で、しかも消、費電力も少なくし
得るカラー・グラフィ７クス・ディスプレイ制御装置を
提供することを目的とする。

〔発明の概要〕

この発明は、主記憶回路内の転送データ・バッファ領域
に格納されたカラー・ルックアップテーブル・データを
分解して得られたＲｅｄデータ、　Ｇｒｅｅｎデータ及
びＢｌｕｅデータを退避するカラー・ルックアップ・テ
ーブル・データ用の１レベルのスタックと、このスタッ
クにカラｍ−ルックアップ・テーブル・データを退避（
ＰＵＳＨ）した場合にセットされ、スタック内のデータ
をカラ一争ルックアップ・テーブルに転送（ｐｏｐ）し
た場合にリセットされるフラグ・レジスタとを設け、シ
ステムを制御するＭＰＵはラスタ走査型カラーＣＲＴデ
ィスプレイの垂直ブランキング時に前記フラグ・レジス
タのステータス・チェックを行ない、フラグ番レジスタ
がセットされている場合、スタック内のカラー・ルック
アノグ・テーブル・データを前記カラー・ルックアップ
・テーブルに転送し、フラグ・レジスタがリセットされ
ている場合にはスタック内のカラー・ルックアップ・テ
ーブル・データを前記カラー・ルックアップ・テーブル
に転送しないようにし、垂直ブランキング期間に最新の
データで前記カラー・ルックアップ・テーブルの更新を
行なうようにしたものである。

〔発明の実施例〕

以下、この発明の一実施例について図面を参照して詳細
に説明する。第１図において、第６図と同一部分には同
一記号を付して示し、ここびＢｌｕｅデータを退避する
ための１レベルのスタック４４と、２ビツトの７ラグ・
レジスタ４５とを確保する。このスタック４４及びフラ
グ・レジスタ４５のアドレス及び構成は、第２図に示す
ようになっている。すなわち、スタック′４４の容量は
各カラー・データに対して４ビツト×１６ワ〜ドとなっ
ている。また、フラグ・レノ。

スタ４５のフラグビットＦ０は、更新すべきカラー・ル
ックアップ・テーブル・データのうち先に第１ｏ図で示
したＣ０ＬＯＵＲＱ　〜Ｃ０ＬＯＵＲ７のｒ−タを前記
スタック４４に退避した場合１１″にセットされ、前記
Ｃ０ＬＯＵＲＱ　−Ｃ０ＬＯＵＲ７のｆ−夕をカラー・
ルックアッｆ−テーブル１７に転送した場合リセットさ
れて″Ｏ″となる。

一方、フラグピッ）　Ｆｌは、第１０図におけるＣ０Ｌ
ＯＵＲ８〜Ｃ０ＬＯＵＲ１５のデータを前記スタック４
４に退避した場合１１”にセットされ、前記Ｃ０ＬＯＵ
Ｒ８〜Ｃ０ＬＯＵＲ１５の７’−１を前記カラー・ルッ
クアップ・テーブル１７に転送した場合°０”にリセッ
トされる。

ここで、前記カラー・ルックアノグｅテーブル１７はカ
ラー・ルックアップ・テーブル制御回路３２．マルチブ
レフサ３４．テーブルφデータ格納用メモリ３５〜３７
　、Ｄ／Ａコンバータ２９〜３１で構成されている。こ
のうちテーブル・ｒ−夕格納用メモリ３５〜３７のアド
レスは第１１図に示したのと同一である。また、マルチ
グンクサ３４はラスタ走査型カラーＣＲＴ　ｆ″イスグ
レイ３３垂直表示期間は常に４側に設定されておシ垂直
ブランキング期間において、前記テーブル・データ格納
用メモリ３５〜３７ヘデータを転送する際にＢ側に切＃
）換えられる。なお、図中５ＶＢＬＡＮＫは垂直ブラン
キング信号を示す。

上記のような構成において、光学式コンパクトディスク
ルソーヤから送信される６ビノトのサブコード・データ
（Ｒ８ＴＵＶＷ）ｉ受信して命令を実行する動作につい
て、以下説明する。この場合、グラフィックス・メモリ
９〜１２のりフレッシュ・レートを６０　Ｈｚとし、ノ
ンΦインタレース方式で前記カラーＣＲＴディスプレイ
３３にグラフィック画像を、第３図に示すタイミングで
出力するものとする。つまり、リフレッシュ・レートが
６０Ｈｚ、ノンインメレース方式であるのでフィールド
周期は約１６．７　ｍ　ａｅｅである。

−また、垂直ブランキング期間は、ＮＴＳＣ方式のテレ
ビジョン信号に卑して１水平定食期間（ＩＨ）の２１倍
（２１Ｈ）に設定すると、約１．３ｍ５ｅｃとな。

る。このため、垂直方向のグラフィックス画像表示期間
は約１５．４ｍ５ｓａである。

この表示期間には、第３図に示すととくＩＰＡＣＫＥＴ
　（＝　４　ＰＡＣＫＳ　）の命令及び付随するパラメ
ータ・データが前記光学式コンノ母りトディスクプレー
ヤより送信可能となっている。ここで、前述したように
、カラールックアップ・テーブル・データ更新命令およ
び付随するパラメータデータが最高速、すなわち約３．
３ｒｒ＋ｓｅｃで送信される場合を考える。そして、こ
の場合、カラー・ルックアップ・テーブル１７内のテー
ブル・データ格納用メモリ３５〜３７には、従来例で説
明した第１表と同一のＲｅｄデータ、　Ｇｒｅｅｎデー
タ及びＢｌｕｅデータが格納され、前記フラグ・レジス
タ４５内のフラグ−ビットＦ１およびＦｏはともにリセ
ットされているとする。

まだ、エラー訂正回路部４から第９図に示したフォーマ
ットで、ＭＰＵ　２に連続して転送される命令およびパ
ラメータ・データが、すべて、前記カラー・ルックアッ
プ・チーｆル・ｒ−タ更新命令でちり、第４図に示すパ
ラメータｒ　−タが第３図における垂直プラｙキ／グ期
間■迄に第４図に付した番叶［有］〜■順に約３．：３
ｒｙ＋ｓｅｃの周期で連続して転送され、前記垂直ブラ
ンキング期間■を過ぎた時点で第４図に■で示すＩＰＡ
ＣＫのカラー・ルックアップ・テーブル拳データ更新命
令および付随するノぞラメータ・データが転送されたと
する。

以上の仮定において、この発明の方式によるカラー・ル
ックアノ！−テーブル・データのＭＰＵ２によりなされ
る更新手順を第５図上参照して説明する。第５図の口〜
Ｅコは、前記ＭＰＵ　２の王な処理手順を示している。

すなわち、転送データ・バッファ領域４０に転送された
命令およびノぞラメータデータ■は、Ｒｅｄデータ＊　
ａｒｅｅｎデータ及びＢｌｕｅ　ｆ−夕に分解され、前
記スタック４４へ退避（ＰＵＳＨ）される。すると、ス
タック４４は、Ｒｅｄ、　ＧｒｅｅｎおよびＢｌｕｅ各
々のＣ０ＬＯＵＲＯ〜Ｃ０ＬＯＵＲ７の格納エリア（す
なわちアドレスで示すとアドレス（ａ＋Ｏ）〜（ａ＋７
）、アドレス（ａ＋１６　）〜（ａ＋２３　）及びアド
レス（ａ＋３２）〜（ａ＋３９　）のエリア　）にちる
旧Ｃ０ＬＯＵＲＯ〜Ｃ０ＬＯＵＲ７のｆ−夕がＰＵＳＨ
されることによυ消失し、新Ｃ０ＬＯＵＲＯ〜Ｃ’０Ｌ
ＯＵＲ７データ、即ち■で与えられるデータが格納され
る（国）。次いでフラグ・レジスタ４５の７ラグ・ピク
トＦｏをセットしＦｏ　＝　１とする（■）。このとき
、垂直グラ／キング信号５ＶＢＬＡＮＫによる割シ込み
がＭＰＵ　２に対して発生しなければ、次の転送データ
待ちとなる。

そして、データ■が転送データ・バッファ領域４０に転
送されると、データ１と同じ処理をして、Ｒｅｄ、　Ｇ
ｒｅ＠ｎ、　Ｂｌｕｅ各々のＣ０ＬＯＵＲ８〜Ｃ０ＬＯ
ＵＲ１５のデータが、前記スタック４４のアドレス（ａ
＋Ｓ　）〜（ａ＋１５）、アドレス（ＪＬ＋２４　）〜
（ａ＋１５）及びアドレス（ａ＋４０）〜（ａ＋４７＞
にそれぞれＰＵＳＨされる（口）。このときＰＵＳＨ以
前のＲｅｄ　。

Ｇｒｅｅｎ及びＢｌｕｅのＣ０ＬＯＵＲ８〜Ｃ０ＬＯＲ
１５のデータは消失する。そして、フラグ・レジスタ４
４のフラグビットＦ１がセットされ、Ｆｌ＝１となされ
る（口）。

以後、前述と略同じ操作が手順■〜国で操り返される。

そして、手順８が終了した時点で、前記ＭＰＵ　２に前
記垂直ブランキング信号５ｖＢＬＡＮＫの立ち下がりで
割り込みが発生すると、割り込み処理ルーチンに入り、
前記フラグ・レジスタ４５のステータス自テストを行な
い（ロ）、Ｆ０＝Ｆ１＝０であれば割り込み処理ルーチ
ンを終了して、新しいデータ転送待ちとなる。まだ、前
記フラグ・ピノ）　ＦＯ＋　Ｆｌのいずれかが１”であ
れば、マルチブレフサ３４はカラー・ルックアップ・テ
ーブル制御回路３２より出力される制御信号ＳＭＰＸに
より■→■に切り換えられ、前ａ己メモリ３５〜３７の
アドレスはシステム・アドレスｅ　ハスに接続され、前
記スタック４４の内容が、前記カラー・ルックアップ・
テーブル１７内のメモリ３５〜３７へ転送（ｐｏｐ）さ
れる［コ。そして、フラグビットＦ、＝１の場合、前記
スタック４４のアドレス（ａ＋０）〜（ａ±７）の内容
は、前記メモリ３５のアドレス（１＋０ン〜（１＋７）
のエリアに転送される（ＲｅｄデータのＣ０ＬＯＵＲＯ
〜Ｃ０ＬＯＵＲ７の更新〕。同様に前記スタック４４の
アドレス（ａ＋１６　）〜（ａ＋２３　）の内容は、前
記メモリ３６のアドレス（Ｊ＋０）〜（ｊ＋７）のエリ
アに転送（ＧｒｓｅｎデータのＣ０ＬＯｔＪＲＯ−Ｃ０
ＬＯＵＲ７の更新）され、アドレス（ａ＋３２）〜（ａ
＋３９　）の内容は、前記メモリ３７のアドレス（ｋ＋
０）〜〔ｋ＋７〕のエリアへ転送（ＢｌｕｅデータのＣ
０ＬＯＵＲＯ〜Ｃ０ＬＯＵＲ７の更新）される。

また、フラグ・ピッ）Ｆ１＝１の場合は、前記スタ、り
４４のアドレス（ａ＋８）〜（ａ＋１５）の内容は、前
記メモリ３５のアドレス（を十Ｓ）〜（１＋１５）のエ
リアに転送（ＲｅｄデータのＣ０ＬＯＵＲ８〜Ｃ０ＬＯ
ＵＲ１５の更新）され、アドレス（ａ＋２４〜（ａ＋３
１）の内容は、前記メモリ３６のアドレス（ｊ＋８）〜
（ｊ＋１５）のエリアへ転送（ＧｒｅｅｎデータのＣ０
ＬＯＵＲ８〜Ｃ０ＬＯＵＲ１５の更新）され、アドレス
（ａ　＋４０　）〜（ａ＋４７　）の内容は、前記メモ
リ３７のアドレス（ｋ＋８　）〜（ｋ＋１５）のエリア
へ転送（ＢｌｕｅデータのＣ０ＬＯＵＲ８〜Ｃ０ＬＯＵ
Ｒ１５の更新ンされる。

そして、フラグ・ピッ）　Ｆ、　ｍＦｔ　＝　１の場合
、前記スタック４４の全データが前記メモリ３５〜３７
へ転送される（全データの更新）。

このようにして、カラー・ルックアップ・テーブル１７
のデータ更新が終了すると、前記マルチプレクサ３４ば
、前記マルチプレクサ制御信号ＳＭＩ’Ｘによシ■→の
に切り換えられ、カラコード（Ｃ３，Ｃ２，ＣＩ　、Ｃ
Ｏ：０３Ｍ５Ｂ）が前記メモリ３５〜３７のアドレスと
な如、第３表に示すテーブル・データに従ったアナログ
形式Ｒ，Ｇ、Ｂ信号ＳＢ　＋　ｂＯ及びＳＲが生成され
る。そして、マルチプレクサ３４の切シ換え後、前記フ
ラグ−レジスタ４５のフラグビットＦ、及びＦｌかリセ
ットされる（［ｍｌ−［ｆｌ　）。前記の手順■〜［Ｉ
Ｆは、垂直ブランキング期間に実行される。

また、次の垂直表示期間にデータ■が転送されると、前
述の手順と同様に、前記データ０の前記スタック４４へ
の退避（［１）、前記フラグビットＦｏのセット（ＩＦ
）がなされ、垂直ブランキング期間■において、前記カ
ラー・ルックアップ・テーブル１７のＣ０ＬＯＵＲＯ〜
Ｃ０ＬＯＵＲ７のデータ更新がおこなわれ（■司・ＩＦ
）、前記フラグビｙ）Ｆｏがリセット（ロ）され転送デ
ータ待ちとなる。そして、更新後の前記カラー・ルック
チープル１７の内容は第４堀に示すようになる。

以上説明したようにこの本発明によるカラー・ルックア
ップ・テーブル・データの更新方式においては、ラスタ
走査型ＣＲＴディスプレイの垂直ブランキング期間にの
み、最も新しいテーブル・データで、カラー・ルックア
ップ・テーブルのテーブル・データの更新金し、前記ス
タックから転送（ｐｏｐ　）されたデータは二度とカラ
ー・ルックアップ・テーブルの更新データとして使用さ
れることはない。またカラー・ルックアップ・テーブル
更新命令が垂直走査周期よシ短い周期で連続して送信さ
れる場合、途中の更新命令はスタック４４上で久々に棄
却され、垂直ブランキング期間開始直前の更新命令が有
効となるが、人間の視覚の特性上短い周期でカラー・ル
ックア、ｆ・テーブルを更新しても感知することはでき
ないので、この本方式でも実用上全く支障はない。

また、このカラー・ルックアップ・テーブル・データ更
新命令は、上述の具体例で示したような高速で送信され
るカラー・ルックアップ・テーブル・データ更新命令を
受信・実行する場合のみならず、低速で送信されるカラ
ー・ルックアップ・テーブル・データ更新命令を受信・
実行する場合においても何ら問題なく適用することがで
きる。

第　　３　　表 第　　４４− なお、この発明は上記実施例に限定されるものではなく
、この外その要旨を逸脱しない範囲で種々変形して実施
することができる。

〔発明の効果〕

したがって、以上詳述したようにこの発明によれば、部
品点数が少く簡易な構成で、しかも消費電力も少なくし
得る極めて良好なカラーグラフィックスディスプレイ制
御部［ｔ−提供することができる。

【図面の簡単な説明】

第１図はこの発明に係るカラーグラフィックスディスプ
レイ制御装置の一笑施例を示すブロック構成図、第２図
は同実施例のスタックのアドレスマツダを示す図、第３
図は同実施例におけるカラーＣＲＴディスプレイの表示
領域とブランキング信号との関係を示す図、第４図は同
実施例におけるカラールックア、ｆテーブルデータ更新
命令とパラメータデータとの具体例上水す図、第５図は
同実施例の動作を説明するための図、第６図は従来のカ
ラーグラフィックスディスプレイ制御装置？示すブロッ
ク構成図、第７図はグラフィックスメモリへ画累データ
を格納する手段（！−説明するための図、第８図は光学
式コンパクトディスクプレーヤからのサブコードデータ
の伝送フォーマットを示す図、第９図はエラー訂正回路
部からＭＰ［Ｊへのデータの転送フォーマットを示す図
、第１０図はエラー訂正回路部からＭＰＵへ転送される
カラールックアップテーブル更新命令と・ンラメータデ
ータとの転送フォーマットを示す図、ｉｌ　１図はテー
ブルデータバッファ及びカラールックアップテーブル内
のメモリのアドレスマツプを示す図、第］２囚はカラー
ルックアッグテーブルデータ更新命令とパラメータデー
タとの具体例を示す図でるる。 １・・システム・コントロール・グロセッサ、２・・・
ＭＰＵ、３・・・主記憶回路、４・・・エラー訂正回路
部、５・・・グラフィックス・メモリ・コントローラ、
６・・・表示制御部、７・・・描ｉｉ！ｊ　１ＢＩＩ御
部、８・・・タイミング制御部、９〜１２・・・グラフ
ィックス・メモリ、１３〜１６・・・並直変換レノスタ
、１７・・・カラー・ルックアップ・テーブル、１８゜
１９・・・マルチブレフサ、２０〜２２・・・メモリ、
２３〜２５・・・メモＩ）、２６〜２８・・・マルチブ
レフサ、２９〜３１・・・Ｄ／Ａコンバータ、３２・・
・カラー・ルック・アッグテーブル制御回路、３３・・
・カラーＣＲＴディスプレイ、３４・・・マルチブレフ
サ、３５〜３７・・・メモリ、４０・・・転送データ・
バ、７丁領域、４２・・・テーブル・データ、バッフ了
領域、４４・・・スタック、４５・・・フラグ・レノス
タ 出願人代理人　　弁理士　鈴　江　武　彦−一７ス７ッ
７　　　　　　　　　　Ｇ閏！ｎテ′タスダッ７　　　
　　　　　Ｂ丸−テ′クスタック第２図 第３図 第９図 ｇ　１０図 第１１図 第１２図

Claims (1)

【特許請求の範囲】
1. ２＾ｎ色表示のカラーグラフィックス画像を構成するｎ
   ビット／画素の画素データを記憶するｎプレーンのグラ
   フィックスメモリと、このグラフィックスメモリの内容
   をリフレッシュレートに対応する一定周期で連続的に読
   み出しこの読み出された画素データに２＾ｎ色のカラー
   データを割り当てＲ、Ｇ、Ｂ信号を生成するカラールッ
   クアップテーブルとを備え、前記カラールックアップテ
   ーブルからの出力信号に基づいてラスタ走査型のカラー
   ＣＲＴディスプレイ装置を駆動させるようにしてなるカ
   ラーグラフィックスディスプレイ制御装置において、外
   部より与えられる前記カラールックアップテーブル更新
   用のデータに基づいて生成されるカラールックアップテ
   ーブル用データを退避しておく１レベルのスタックと、
   このスタックへの前記カラールックアップテーブル用デ
   ータの退避状態で第１の状態となり前記スタック内デー
   タの前記カラールックアップテーブルへの転送状態で第
   ２の状態となされるフラグレジスタとを具備し、前記カ
   ラーＣＲＴディスプレイ装置の垂直ブランキング期間に
   、前記フラグレジスタが第１の状態となっている場合に
   、前記スタック内データを前記カラールックアップテー
   ブルに転送するとともに、前記フラグレジスタを第２の
   状態に設定し、前記カラーＣＲＴディスプレイ装置の垂
   直ブランキング期間に、前記フラグレジスタが第２の状
   態となっている場合には、前記スタック内データを前記
   カラールックアップテーブルに転送しないようにし、前
   記カラーＣＲＴディスプレイ装置の垂直ブランキング期
   間に前記スタック内の最新データで前記カラールックア
   ップテーブルの内容を更新するようにしてなることを特
   徴とするカラーグラフィックスディスプレイ制御装置。