JPS627561B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は複数の制御対象に順次制御信号を供給
するシーケンス制御方式に関するものである。

予じめ定められた搬送路にそつて物体を移動さ
せ、予定の位置で予定の処理、加工等を順々に施
こすような場合、物体が予定位置にきたことを適
宜の手段によつて判定し、これに基づいてマイク
ロコンピユータからの所要の指令、制御を発生し
て、そこで予定された処理、加工等を行なうシー
ケンス制御方式が広く実用されている。第１図は
その概略を説明するためのブロツク図で、説明の
便宜上、複写機を例にとつている。スタートボタ
ンを押すと、その信号は1/0ポート、システムバ
スラインSBを経てCPUに送られ、そこで解読さ
れ、ROMから所要の命令を読取つて各部装置を
起動、制御する。これに応じて基準パルス発生装
置１０は、複写紙の搬送通路上での走行速度に反
比例した周期の基準パルスを発生する。前記パル
ス発生装置１０は、この技術分野で周知のよう
に、機械の駆動部分に連結され、これと同期回転
するスリツト円板と光電管等によつて構成される
ことができる。基準パルスが割込制御回路１１，
バスラインSBを介してCPUに伝送されると、命
令の実行はカウントルーチンにジヤンプさせられ
る。このカウントルーチンでは、第２図に示した
ように、あらかじめカウンタ用に割り当てられた
ある番地のRAMの内容を１だけ増加するように
プログラムされているので、前記基準パルスは
RAMで構成されたカウンタでカウントされる。
このカウンタが所定のカウント数に達した時に
CPUは制御信号を発生し、例えばデベロツパク
ラツチを駆動するというように、必要なタイミン
グを作つていた。ところで、通常の複写機におい
ては、一般に複写紙の先端に同期させて制御対象
と動作させる為、ペーパーフイードクラツチが駆
動開始されたときを基準とするので、複数枚連続
コピーの場合はペーパーフイードクラツチの駆動
開始毎にカウンタがリセツトされる。したがつ
て、例えばジヤムチエツク用タイミングのよう
に、ペーパーフイードクラツチの駆動開始から長
い時間を経過したタイミングを作成するため、
RAM内に割当てられたカウンタの最大カウンタ
数Ｎでは時間が不足する場合は、さらにもう１つ
のカウンタをRAM内に割当てなければならな
い。すなわち、第２図の割付例においてカウンタ
用RAM（Ｉ―１）がその最大カウント数までカ
ウントアツプされると他の継続カウンタ用RAM
（Ｉ―２）が選択され、基準パルスの発生に伴つ
てインクレメントされる。また一方、ペーパーフ
イードクラツチが駆動される間隔、すなわち連続
して供給される複写紙の１枚目と２枚日目、２枚
目と３枚目などの時間間隔が短かくなると、ある
ペーパーフイード時刻にあるカウンタ用RAMが
クリアされ、計数を開始してから、その最大カウ
ント数に達しないうちに次のペーパーフイードが
行なわれることになり、前記カウンタ用RAMが
リセツトされてしまう。このような場合には、あ
るペーパーフイード時刻と後続のペーパーフイー
ド時刻との間の最小時間間隔に余裕をみたカウン
ト値を限界として第２のカウンタ用RAM（）
を選択し、これを基準パルスでインクレメントす
ることにより前のペーパーフイード時刻に関する
計数を継続し、最初のカウンタ用メモリRAMは
後続のペーパーフイードに備えなければならな
い。したがつて、カウンタが複数必要となり、
RAMに占める領域が多くなる欠点がある。さら
に又、この場合カウンタ用RAM選択およびイン
クレメント動作を第３図に示すが、これからも分
るように、前記選択およびインクレメント動作の
制御に要するステツプすなわちプログラムはかな
り複雑であり、したがつて必要とするROMも多
くなるという欠点がある。

本発明はカウンタ用RAMは１個だけ設け、カ
ウント開始の基準事象（例えば前述のペーパーフ
イードクラツチ駆動開始）が起きたときのカウン
ト数をRAMにストアし、前記基準事象が起きて
からの必要な遅延時間に相当する数を、前記基準
事象が起きたときのカウント数に加算し、その加
算結果をタイミングの基として使うことにより、
カウンタとして使用されるRAMを必要最少限に
節約したものである。更に、カウンタが１個であ
る為、カウンタを制御するプログラムが簡潔にな
り、これにより、RAMも節約することができ
る。

第４図は本発明の１実施例におけるRAMの割
付けを示す模式図である。１個のカウンタ用
RAM２１を設けておき、従来例と同様に基準パ
ルスが発生されたときは割込制御を行なつてその
内容を１だけ増加させる。この場合のカウンタ用
RAMの指定およびインクレメント動作は、第５
図に示すようになる。第３図と比較すれば明らか
なように、カウンタ用RAM選択およびインクレ
メント動作は従来例に比して大幅に簡略化され
る。また第４図に示したように、基準事象用
RAM２２，２３を設けておき、基準事象が起き
たときのカウンタ用RAM２１の内容を前記基準
事象用RAMにストアする。この基準事象用RAM
の内容を基準として、各種制御に必要な遅延時間
に相当する数をその都度加算し、その加算結果を
タイミングの基として使う。最も長い遅延時間を
必要とするタイミングの処理が済むまで基準事象
用RAMの内容は保存しておかねばならないの
で、基準事象の起こる間隔と、最も長い遅延時間
との関係に応じて基準事象用RAM領域を２個以
上の適当個数を設ける。

以下、第１，６および７図を参照し、複写機の
場合を例にとつて本発明の動作を説明する。な
お、ここでは説明の便宜上、第４図のように基準
事象用RAMは２個設けられ、前記基準事象用お
よびカウンタ用RAMはいずれも８ビツトよりな
るものと仮定するが、本発明がこれに限定される
ものでないことは当然である。時刻T0において
スタートボタンが押されるとメインモータの起
動、カウンタ用および基準パルス発生装置の付
勢、カウント動作開始、スキヤンクラツチの駆動
などの処理Ａが、CPUからの指令によつて順次
実行される。時刻T1にペーパーフイードクラツ
チがONにされて１枚目の記録紙が供給されると
同時に、第１基準事象用RAM２２が指定されて
その時のカウント用RAM２１のカウント値N1が
そこに記憶される。正常動作時にペーパーフイー
ドクラツチの開成から例えば120カウント後にペ
ーパーパススイツチＩが踏まれるように構成され
ると仮定すれば、第１基準事象用RAM２２の内
容N1に120が加算され、その和（N1＋120）が適
当なレジスタに記憶される。その後CPUの制御
にしたがつて処理Ｂ（例えばペーパーフイードク
ラツチOFFなど）が進行するとともに、カウン
タの内容が前記レジスタの内容、すなわち（N1
＋120）と等しいか否かがチエツクされる。両者
が等しくなると、その時にペーパーパススイツチ
Ｉが踏まれているか否かをチエツクし、その状態
にしたがつて処理Ｈ（例えばジヤム判定処理な
ど）を行なう。両者が等しくないときは前記処理
Ｈを省略して次のステツプにジヤンプする。次
に、ペーパーフイードクラツチの閉成（時刻
T1）から300カウント後にペーパーパススイツチ
が踏まれるように期待されると仮定すると、さ
きに記憶された第１基準用RAM２２の内容N1に
300が加算され、その和（N1＋300）は適当なレ
ジスタに記憶される。引続き前述と同様にCPU
の制御の下に所定の処理が行なわれると共にカウ
ンタの内容とレジスタの内容とが比較される。こ
の実施例の仮定の下では、１枚目の記録紙が排出
される以前の時刻T2に、カウンタの計数値が250
以上になつたとき、ペーパーフイードクラツチが
再び付勢されて２枚目の記録紙が供給される。２
枚目の記録紙に関する制御を行なうために第２基
準用RAM２３が指定され、ペーパーフイードク
ラツチが再度付勢された時（T2）のカウンタの
内容N2がそこに記憶される。そして、120がその
内容に加算され、その結果（N2＋120）が適当な
レジスタに記憶されて、１枚目の記録紙に関する
処理Ｂと同様の処理が進行させられる。カウンタ
の計数値が（N1＋300）に等しくなると、ペーパ
ーパススイツチの状態が検知され、その結果に
したがつて処理Ｓ（例えばジヤム判定処理など）
が進行され、１枚目の記録紙についての処理は終
了する。その後時刻T3に、ペーパーフイードク
ラツチが３度び作動して３枚目の記録紙が供給さ
れるが、その時は前に第１基準事象用RAM２２
に記憶されたN1はも早や不要になつているの
で、この時のカウンタの内容N3は第１の基準事
象用RAM２２に記憶され、以後は１枚目の記録
紙に関して前述したと同様の処理が行なわれる。
このようにして、複数の制御対象物をカウンタの
計数値にしたがつて順次に制御することができ
る。

以上のようなシーケンス制御は、普通のマイク
ロコンピユータに備えられた標準命令セツトの組
合せによつて極めて容易にプログラムすることが
できる。

また、以上においてはカウンタをRAM領域に
設定した例について述べたが、ICチツプ内にカ
ウンタを内蔵したマイクロコンピユータを使用す
る場合には、もちろんRAM領域にカウンタを設
ける必要はなくなり、プログラムへの割込みによ
るカウントルーチンの実行やカウンタの制御が不
要になるので、プログラムがさらに簡略化され、
ROMが節約できる利点がある。なお、RAM内に
指定する基準事象用RAMの個数は、以上の説明
から明らかなように、搬送路上に同時に存在し得
る記録紙の数に等しいか、それ以上である必要が
ある。

以上から明らかなように、本発明によればつぎ
のような効果が達成される。

(イ) 搬送路上に一時存在する物体の数、換言すれ
ば制御チヤンネル数が複数になつても、これに
応じてカウンタを複数個にする必要がないの
で、RAMに占める領域の増大を生じない。

(ロ) カウンタ用RAM選択およびインクレメント
動作の制御のためのプログラムが複雑化するの
を防ぐことができる。

(ハ) 基準パルスが物体の移動速度の関数であるの
で、負荷変動などによつて移動速度が変動して
も、制御動作には全く影響を及ぼさない。

【図面の簡単な説明】

第１図は通常のシーケンス制御方式を説明する
ための概略図、第２，４図は従来および本発明に
おけるRAM割付例を示す図、第３，５図は従来
および本発明におけるプログラム割込みによるカ
ウントルーチンのフローチヤート、第６図は本発
明の１実施例のフローチヤート、第７図は同じく
タイムチヤートである。 １０……基準パルス発生装置、１１……割込み
制御回路、２１……カウンタRAM、２２，２３
……基準事象用RAM。

Claims (1)

1. 【特許請求の範囲】 １ 予じめ定められた搬送路に沿つて、かつ相互
   に予定の間隔を保つて移動する複数の物体が予定
   の位置に到着したか否かにしたがつて被制御装置
   に予定の動作を行なわせるためのマイクロコンピ
   ユータによるシーケンス制御方法式であつて、 移動物体の移動速度に反比例する周期の基準パ
   ルスを発生する装置と、 前記基準パルスを計数するカウンタとを具備
   し、 予定の基準事象が起きた時に、その時のカウン
   タの内容を基準事象用メモリに記憶し、 それから予定動作を行なうべき時期までの遅延
   時間に対応してカウンタが計数すべき値を、前記
   基準事象用メモリに記憶された内容に加算し、 その和を適宜のレジスタに記憶し、 カウンタの計数値とレジスタに記憶された前記
   和とが等しくなつたときに、被制御装置に予定の
   動作を行なわせることを特徴とするマイクロコン
   ピユータによるシーケンス制御方式。 ２ 搬送路上に同時に存在し得る移動物体の最大
   数よりも少なくない基準事象用メモリを指定する
   ことを特徴とする前記特許請求の範囲第１項記載
   のマイクロコンピユータによるシーケンス制御方
   式。 ３ RAM内に１個のカウンタ用RAMが指定さ
   れ、基準パルスの発生ごとにプログラム割込制御
   が行なわれて、カウンタ用RAMに記憶される内
   容が１ずつ増加されることを特徴とする前記特許
   請求の範囲第１または２項記載のマイクロコンピ
   ユータによるシーケンス制御方式。 ４ 移動物体が記録紙であり、被制御装置が複写
   機であることを特徴とする前記特許請求の範囲第
   １ないし３項のいずれかに記載のマイクロコンピ
   ユータによるシーケンス制御方式。 ５ 基準事象がペーパーフイード機構の付勢であ
   ることを特徴とする前記特許請求の範囲第４項記
   載のマイクロコンピユータによるシーケンス制御
   方式。