JPS6276771A - 電荷転送装置 - Google Patents
電荷転送装置Info
- Publication number
- JPS6276771A JPS6276771A JP60216839A JP21683985A JPS6276771A JP S6276771 A JPS6276771 A JP S6276771A JP 60216839 A JP60216839 A JP 60216839A JP 21683985 A JP21683985 A JP 21683985A JP S6276771 A JPS6276771 A JP S6276771A
- Authority
- JP
- Japan
- Prior art keywords
- transfer
- drivers
- electrodes
- clock
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/15—Charge-coupled device [CCD] image sensors
- H10F39/152—One-dimensional array CCD image sensors
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、電荷転送装置にかかり、特に発熱が一様で外
部端子から見た負荷容量の小さい電荷転送装置に関する
。 − （発明の技術的背景〕 電荷転送装置は、ゲート領域にあたる転送チャネル上に
配設した転送電極に、採用する相数にしたがった転送パ
ルスを所定のタイミングで印加し、おのおのの転送電極
下に生じた空乏層の電位の井戸の深さを変えることによ
り信号電荷の転送をおこなうものであり、特に固体搬像
装置等への使用例が増加している。
部端子から見た負荷容量の小さい電荷転送装置に関する
。 − （発明の技術的背景〕 電荷転送装置は、ゲート領域にあたる転送チャネル上に
配設した転送電極に、採用する相数にしたがった転送パ
ルスを所定のタイミングで印加し、おのおのの転送電極
下に生じた空乏層の電位の井戸の深さを変えることによ
り信号電荷の転送をおこなうものであり、特に固体搬像
装置等への使用例が増加している。
この電荷転送装置は、電気的あるいは光学的に信号電荷
を注入する信号電荷注入手段と、これら信号電荷を格納
して転送する電荷転送部と、この電荷転送部を転送され
てきた電荷を所望の出力形成に変換して出力する検出手
段を基本構成としている。
を注入する信号電荷注入手段と、これら信号電荷を格納
して転送する電荷転送部と、この電荷転送部を転送され
てきた電荷を所望の出力形成に変換して出力する検出手
段を基本構成としている。
第３図は従来使用されている電荷転送装置の電荷転送部
の構成を示す平面図である。なお１３図に示す装置は４
相駆動の電荷転送部を示している。
の構成を示す平面図である。なお１３図に示す装置は４
相駆動の電荷転送部を示している。
半導体基板１の表面には転送電極２−１゜２−２．・・
・２−９が所定の間隔離間して等ピッチで配設されてお
り、これらの転送電極２−１．・・・２−９の下の半導
体基板１には転送チトネル３が形成されている。
・２−９が所定の間隔離間して等ピッチで配設されてお
り、これらの転送電極２−１．・・・２−９の下の半導
体基板１には転送チトネル３が形成されている。
半導体基板１と転送電極２−１．・・・２−９との間に
はいわゆるゲート酸化膜が存在しており、このゲート酸
化膜を十分薄くすることにより印加パルスφ 、・・・
φ４により転送チャネル３内に空乏層が生ずるようにな
っている。
はいわゆるゲート酸化膜が存在しており、このゲート酸
化膜を十分薄くすることにより印加パルスφ 、・・・
φ４により転送チャネル３内に空乏層が生ずるようにな
っている。
これらの転送電極２−１．２−２．・・・２−９はそれ
ぞれ３つおきに共通接続され、４相のパルス印加端子４
，５．６．７に接続されている。これらのパルス印加端
子４，５，６．７にはそれぞれ第１相〜第４相のパルス
φ１．φ 、φ３．φ４が印−加される。
ぞれ３つおきに共通接続され、４相のパルス印加端子４
，５．６．７に接続されている。これらのパルス印加端
子４，５，６．７にはそれぞれ第１相〜第４相のパルス
φ１．φ 、φ３．φ４が印−加される。
なおこれらの転送電極２−１．・・・２−９は多層ポリ
シリコン構造を採用した場合、隣接する転送電極との間
に間隔を設けることなくオーバーラツプさせて構成する
ことが可能である。
シリコン構造を採用した場合、隣接する転送電極との間
に間隔を設けることなくオーバーラツプさせて構成する
ことが可能である。
第４図は印加端子４〜７に供給される各相のパルス波形
を示した図である。それぞれ９０’ずつ位相のずれた４
相のパルスφ、〜φ４をそれぞれの印加端子４〜７に印
加することにより、転送チャネル３に空乏層を順次発生
させ、電荷の転送を行なう。
を示した図である。それぞれ９０’ずつ位相のずれた４
相のパルスφ、〜φ４をそれぞれの印加端子４〜７に印
加することにより、転送チャネル３に空乏層を順次発生
させ、電荷の転送を行なう。
第３図に示すような従来の装置では、転送段数の増加と
ともに各端子４〜７に接続される負荷容量が増加してい
る。
ともに各端子４〜７に接続される負荷容量が増加してい
る。
第４図に示すようなりロックパルスを各端子４〜７に供
給するために、通常外付はドライバが用いられているが
、各端子の負荷容量が増加してくると、この外付はドラ
イバに高い駆動能ノコが要求されるようになり、この結
果システム全体の価格の高騰を引きおこすという問題が
ある。
給するために、通常外付はドライバが用いられているが
、各端子の負荷容量が増加してくると、この外付はドラ
イバに高い駆動能ノコが要求されるようになり、この結
果システム全体の価格の高騰を引きおこすという問題が
ある。
この問題を回避するために第５図に示すような構成が採
用されている。第１相〜第４相のパルスを発生させるた
めの各相ごとのオンチップドライバ８〜１１を半導体基
板１内に組込んでこのオンチップドライバ８〜１１にパ
ルス入力端子１２〜１５を設けるように構成したもので
ある。
用されている。第１相〜第４相のパルスを発生させるた
めの各相ごとのオンチップドライバ８〜１１を半導体基
板１内に組込んでこのオンチップドライバ８〜１１にパ
ルス入力端子１２〜１５を設けるように構成したもので
ある。
しかしこの構造は、従来外付はドライバが有していた負
担をオンチップドライバ８〜１１に移しただけものであ
り、大容量負荷を駆動するためにオンチップドライバ８
〜１１は大寸法のものを必要とし、チップサイズの増大
を引きおこし、ざらにチップ上のドライバ配列部分で局
部的な発熱を引きおこして信号、特に固体撮像装置にお
ける臨時信号、を変動させる等の悪影響を与えるという
欠点を有している。
担をオンチップドライバ８〜１１に移しただけものであ
り、大容量負荷を駆動するためにオンチップドライバ８
〜１１は大寸法のものを必要とし、チップサイズの増大
を引きおこし、ざらにチップ上のドライバ配列部分で局
部的な発熱を引きおこして信号、特に固体撮像装置にお
ける臨時信号、を変動させる等の悪影響を与えるという
欠点を有している。
すなわちチップドライバの局部的な発熱により信号電荷
が発熱部で増加して、疑似信号として混入してしまう等
の問題がある。
が発熱部で増加して、疑似信号として混入してしまう等
の問題がある。
本発明は上記事情を考慮してなされたもので、転送段数
が増加した場合でも外部クロック端子から見た負荷容量
が小さく、かつ発熱が一様で信号電荷の転送に影響を与
えることのない電荷転送装置を提供することを目的とす
る。
が増加した場合でも外部クロック端子から見た負荷容量
が小さく、かつ発熱が一様で信号電荷の転送に影響を与
えることのない電荷転送装置を提供することを目的とす
る。
〔発明の概要］
上記目的達成のため、本発明によれば、半導体基板表面
に所定のピッチで配設された複数の転送電極と、この転
送電極に転送駆動用のクロックパルスを供給するクロッ
クドライバとを備えてなる電荷転送装置において、前記
クロックドライバを発熱部の小さいものとし、前記転送
電極に対応さけて分散させて配置したことを特徴として
いる。
に所定のピッチで配設された複数の転送電極と、この転
送電極に転送駆動用のクロックパルスを供給するクロッ
クドライバとを備えてなる電荷転送装置において、前記
クロックドライバを発熱部の小さいものとし、前記転送
電極に対応さけて分散させて配置したことを特徴として
いる。
これにより、クロックドライバにおｔプる発熱が分散さ
れ、転送特性の向上を図ることができる。
れ、転送特性の向上を図ることができる。
以下図面を参照して本発明の実施例のいくつかを説明り
る。
る。
第１図は本発明の一実施例を示す構成図である。
この実施例では転送電極２−１．・・・２−９を駆動す
るためのりｍｌツクドライバ１６−１．・・・１６−９
を転送電極と同数だけ近接して設ｃノ、転送電極と平行
な配列で半導体基板１内に集積化して形成している。
るためのりｍｌツクドライバ１６−１．・・・１６−９
を転送電極と同数だけ近接して設ｃノ、転送電極と平行
な配列で半導体基板１内に集積化して形成している。
駆動パルス入力端子２０はクロツクドライバ１６−１．
１６−５．１６−９に接続される。以下端子２１〜２３
はそれぞれ３つおきごとのクロックドライバを接続する
ように結線が行なわれる。
１６−５．１６−９に接続される。以下端子２１〜２３
はそれぞれ３つおきごとのクロックドライバを接続する
ように結線が行なわれる。
このような構造とすると負荷容量が小さくかつ発熱が一
様化されたオンチップドライバーが形成できる。負荷容
量が小さくなるのは、おのおののドライバの入力容量を
転送電極より小さく設定することができるためであり、
また発熱が一様化するのは発熱の原因となるドライバを
分布してチップ上に配列することができるためぐある。
様化されたオンチップドライバーが形成できる。負荷容
量が小さくなるのは、おのおののドライバの入力容量を
転送電極より小さく設定することができるためであり、
また発熱が一様化するのは発熱の原因となるドライバを
分布してチップ上に配列することができるためぐある。
第２図は本発明の他の実施例を示′！ｊ構成図である。
この実施例の場合には同相パルスが印加される転送電極
を２つづつ共通接続して１つのクロックドライバーＣ駆
動するように構成されている。
を２つづつ共通接続して１つのクロックドライバーＣ駆
動するように構成されている。
すなわち、１番目と４番目の転送電極２−１ａ。
２−１ｂとは共通接続され１つのクロックドライバ３５
−１により駆動される。
−１により駆動される。
以下同様にしてクロックドライバ３５−２は転送電極２
−２ａ、２−２ｂを、３５−３は２−３ａ、 ２−３ｂ
を、３５−４は２−４ａ、２−４ｂを、３５−５は２−
５８，２−５ｂを、３５−６は２−６ａ、２−６ｂを、
３５−７は２−７ａ。
−２ａ、２−２ｂを、３５−３は２−３ａ、 ２−３ｂ
を、３５−４は２−４ａ、２−４ｂを、３５−５は２−
５８，２−５ｂを、３５−６は２−６ａ、２−６ｂを、
３５−７は２−７ａ。
２−７ｂを、３５−８は２−８ａ、２−８ｂをそれぞれ
駆動する。クロックドライバ３５−１と３５−５とは入
力部が共通接続され′Ｃ端子３０に接続される。
駆動する。クロックドライバ３５−１と３５−５とは入
力部が共通接続され′Ｃ端子３０に接続される。
以下同様に端子３１〜３３がそれぞれのクロックドライ
バに接続される。このように第２図に示す実施例では同
一相のクロックパルスを発生させるクロックドライバが
２１１！ｌの転送電極−に対して１個ずつ用意されるよ
うな構成となっている。
バに接続される。このように第２図に示す実施例では同
一相のクロックパルスを発生させるクロックドライバが
２１１！ｌの転送電極−に対して１個ずつ用意されるよ
うな構成となっている。
このような構成におい゛ても第１図の場合と同様な効果
が期待できる。特に発熱一様という観点からは転送電極
ごとにドライバーを設ける場合も、複数段統合してドラ
イバーを設ける場合も、これらのクロックドライバーは
所定の間隔をもって電荷転送方向に延在させるように配
列するのが望ましい。
が期待できる。特に発熱一様という観点からは転送電極
ごとにドライバーを設ける場合も、複数段統合してドラ
イバーを設ける場合も、これらのクロックドライバーは
所定の間隔をもって電荷転送方向に延在させるように配
列するのが望ましい。
次にこのクロックドライバーの配列間隔をどのように決
定するかについて説明する。一般にチップ上に局部的な
発熱源がある時に、これがチップの他の場所でどのよう
な温度上昇を引きおこすかは、第１にチップの形状と材
質、第２にマウント方法、第３にパッケージ形状と材質
、第４に雰囲気（低温度浴）、第５に発熱源の大きさ等
のパラメータに依存し、これを正確に計算することは困
難である。したがって実際には実験的に決めることが実
用的であり確度が高い。・ このにうな実験データの１つとして次のようなものが考
えられる。すなわちほぼ−次元的とみなされるチップで
、周辺温度を２０℃とし、チップナイズに比べてほぼ点
状どなみされる発熱源で４０ｍｗの電流門費がある場合
、チップ内の温１臭上胃はこの点源に対して指数関数的
に減少し、その減衰距離はほぼ８．５ｍで、点源での温
度上背は１６℃であった。
定するかについて説明する。一般にチップ上に局部的な
発熱源がある時に、これがチップの他の場所でどのよう
な温度上昇を引きおこすかは、第１にチップの形状と材
質、第２にマウント方法、第３にパッケージ形状と材質
、第４に雰囲気（低温度浴）、第５に発熱源の大きさ等
のパラメータに依存し、これを正確に計算することは困
難である。したがって実際には実験的に決めることが実
用的であり確度が高い。・ このにうな実験データの１つとして次のようなものが考
えられる。すなわちほぼ−次元的とみなされるチップで
、周辺温度を２０℃とし、チップナイズに比べてほぼ点
状どなみされる発熱源で４０ｍｗの電流門費がある場合
、チップ内の温１臭上胃はこの点源に対して指数関数的
に減少し、その減衰距離はほぼ８．５ｍで、点源での温
度上背は１６℃であった。
したがって同様のチップ形状と他のパラメータとを同一
と仮定すれば原点に単位時間あたりの発熱ｆｆ１Ｗの発
熱源がある場合、これよりＸだけ離れた点での温度上昇
ΔＴ （ｘ、Ｗ）は、ΔＴ （ｘ、Ｗ＞＝Ａ （Ｗ
）ｅｘｐ（−１ｘ Ｉ／Ｌ）Ｌ彎８．５ＮＲ・・・・
・・・・・ （１）という実験式で与えられる。このよ
うな実験を基に、間隔を決定していくのが実用的である
。
と仮定すれば原点に単位時間あたりの発熱ｆｆ１Ｗの発
熱源がある場合、これよりＸだけ離れた点での温度上昇
ΔＴ （ｘ、Ｗ）は、ΔＴ （ｘ、Ｗ＞＝Ａ （Ｗ
）ｅｘｐ（−１ｘ Ｉ／Ｌ）Ｌ彎８．５ＮＲ・・・・
・・・・・ （１）という実験式で与えられる。このよ
うな実験を基に、間隔を決定していくのが実用的である
。
物理的にいえば、おのおのの画素に対して画素のどの点
から見ても発熱体がほぼ一様に分布しているように配置
することが適当と考えられる。
から見ても発熱体がほぼ一様に分布しているように配置
することが適当と考えられる。
この基準は画素列から間隔ａだけ離れた位置にビツヂｂ
でドライバを配置した場合、画素列上でのドライバ間の
中間点に対応する画素列上の点であるＡ点およびドライ
バに対応する画素列上の点・８点から見た最近接の発熱
体までの距離の差が減衰距１１１１Ｌに比べて十分小さ
くなるよう設定することである。すなわち □く１ ・・・・・・（２） となるような基準である。いずれにせよ上述したような
実験式を用いて最適配置を決定していくのがもっとも実
用的である。
でドライバを配置した場合、画素列上でのドライバ間の
中間点に対応する画素列上の点であるＡ点およびドライ
バに対応する画素列上の点・８点から見た最近接の発熱
体までの距離の差が減衰距１１１１Ｌに比べて十分小さ
くなるよう設定することである。すなわち □く１ ・・・・・・（２） となるような基準である。いずれにせよ上述したような
実験式を用いて最適配置を決定していくのがもっとも実
用的である。
以上の実Ｒ例においては４相駆動の場合を示したが、単
相、２相、３相駆動等相数のいかんにかかわらず適用す
ることができる。
相、２相、３相駆動等相数のいかんにかかわらず適用す
ることができる。
また、形成されるクロックドライバが受は持つ転送電極
の数は発熱量が大きくならない限り任意の数とすること
ができる。
の数は発熱量が大きくならない限り任意の数とすること
ができる。
以上の通り本発明によれば同一相のクロックパルスを発
生させるクロックドライバーを複数個クロックパルスの
各相ごとに用意して所定の配列で半導体基板に集積化し
て形成するような構成を採用しているため、発熱源が分
散して局部的な発熱がなくなり、発熱が一様で負荷容量
の小さい電荷転送りｔ置を実現することができる。
生させるクロックドライバーを複数個クロックパルスの
各相ごとに用意して所定の配列で半導体基板に集積化し
て形成するような構成を採用しているため、発熱源が分
散して局部的な発熱がなくなり、発熱が一様で負荷容量
の小さい電荷転送りｔ置を実現することができる。
第１図は本発明の一実施例を示す構成図、第２図は本発
明の他の実施例を示す構成図、第３図は従来の装置を承
り構成図、第４図は４相駆動のクロックパルスを示ず波
形図、第５図は従来の他の構成を示づ″構成図である。 ２−１．２−２．・・・２−９・・・転送電極、３・・
・転送ヂＶネル、１６−１．１６−２、・・・１６−９
・・・クロックドライバ、２０．・・・２３・・・タロ
ツク端子、３５−１．・・・３５−８・・・クロックド
ライバ、３０゜・・・３３・・・クロック端子。 出願人代理人 佐 藤 −維 手１図 第５図 第３図 第４図
明の他の実施例を示す構成図、第３図は従来の装置を承
り構成図、第４図は４相駆動のクロックパルスを示ず波
形図、第５図は従来の他の構成を示づ″構成図である。 ２−１．２−２．・・・２−９・・・転送電極、３・・
・転送ヂＶネル、１６−１．１６−２、・・・１６−９
・・・クロックドライバ、２０．・・・２３・・・タロ
ツク端子、３５−１．・・・３５−８・・・クロックド
ライバ、３０゜・・・３３・・・クロック端子。 出願人代理人 佐 藤 −維 手１図 第５図 第３図 第４図
Claims (1)
- 【特許請求の範囲】 １、半導体基板表面に所定のピッチで配設された複数の
転送電極と、この転送電極に転送駆動用のクロックパル
スを供給するクロックドライバとを備えてなる電荷転送
装置において、 前記クロックドライバを発熱量の小さいものとし、前記
転送電極に対応させて分散させて配置したことを特徴と
する電荷転送装置。 ２、クロックドライバが、転送電極ごとに設けられ、前
記転送電極の配列方向と同一方向に配列された特許請求
の範囲第１項記載の電荷転送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60216839A JPS6276771A (ja) | 1985-09-30 | 1985-09-30 | 電荷転送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60216839A JPS6276771A (ja) | 1985-09-30 | 1985-09-30 | 電荷転送装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6276771A true JPS6276771A (ja) | 1987-04-08 |
Family
ID=16694707
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60216839A Pending JPS6276771A (ja) | 1985-09-30 | 1985-09-30 | 電荷転送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6276771A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0523891U (ja) * | 1991-07-23 | 1993-03-30 | 有限会社甲斐田産業 | 海苔製造機の乾燥装置 |
| JPH0588292U (ja) * | 1992-05-08 | 1993-12-03 | 有限会社甲斐田産業 | 海苔製造機における加熱装置 |
-
1985
- 1985-09-30 JP JP60216839A patent/JPS6276771A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0523891U (ja) * | 1991-07-23 | 1993-03-30 | 有限会社甲斐田産業 | 海苔製造機の乾燥装置 |
| JPH0588292U (ja) * | 1992-05-08 | 1993-12-03 | 有限会社甲斐田産業 | 海苔製造機における加熱装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940017213A (ko) | 반도체 기억장치 | |
| JPS6276771A (ja) | 電荷転送装置 | |
| US6111279A (en) | CCD type solid state image pick-up device | |
| US4654865A (en) | CCD device with electrostatic protective means | |
| EP0161023B1 (en) | Charge-coupled semiconductor device with dynamic control | |
| US5220184A (en) | Multiple array linear CCD imager | |
| US4562452A (en) | Charge coupled device having meandering channels | |
| JP3747845B2 (ja) | 固体撮像素子の駆動方法 | |
| JP2509740B2 (ja) | 電荷転送装置 | |
| JPH04142074A (ja) | 半導体装置 | |
| JP2570296B2 (ja) | 電荷転送装置 | |
| JPH0245345B2 (ja) | ||
| US4610019A (en) | Energizing arrangement for charge coupled device control electrodes | |
| JPH0669048B2 (ja) | 電荷転送装置 | |
| US4216386A (en) | Charge coupled device with reduced power consumption upon charge transfer | |
| JP2890483B2 (ja) | 電荷結合素子およびその駆動方法 | |
| JPH0415560B2 (ja) | ||
| JPS6161588B2 (ja) | ||
| JPS587649Y2 (ja) | 電荷転送装置 | |
| JPS63152098A (ja) | 電荷転送装置 | |
| JP3122562B2 (ja) | 電荷転送素子の駆動用回路 | |
| JP3008629B2 (ja) | 固体撮像素子 | |
| EP0060198A2 (en) | Serial-parallel-serial charge coupled device and method of transferring charge therein | |
| JP2894082B2 (ja) | 固体撮像素子 | |
| JPH01293663A (ja) | 電荷転送装置 |