JPS627756B2 - - Google Patents
Info
- Publication number
- JPS627756B2 JPS627756B2 JP57069012A JP6901282A JPS627756B2 JP S627756 B2 JPS627756 B2 JP S627756B2 JP 57069012 A JP57069012 A JP 57069012A JP 6901282 A JP6901282 A JP 6901282A JP S627756 B2 JPS627756 B2 JP S627756B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- transistor
- differential amplifier
- circuit
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
- H04N9/66—Circuits for processing colour signals for synchronous demodulators
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/44—Colour synchronisation
- H04N9/455—Generation of colour burst signals; Insertion of colour burst signals in colour picture signals or separation of colour burst signals from colour picture signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Processing Of Color Television Signals (AREA)
Description
【発明の詳細な説明】
この発明は、検波回路に関し、特に、カラーテ
レビジヨンのクロマ信号を同期検波する回路等に
用いられる検波回路に関する。
レビジヨンのクロマ信号を同期検波する回路等に
用いられる検波回路に関する。
第１図は、この発明の背景となるカラーテレビ
ジヨンのクロマ信号の処理の一部を示すブロツク
図である。複合ビデオ信号入力端子１には、バン
ドパスフイルタ２および同期分離回路８の入力部
が接続されている。バンドパスフイルタ２の出力
部は、クロマアンプ３の第１の入力部に接続され
ている。クロマアンプ３の出力部は、クロマ復調
器４の第１の入力部、自動色制御検波回路（以
下、ACC検波回路という。）５のクロマ信号入力
端子１１および自動位相制御検波回路（以下、
APC検波回路という。）６の第１の入力部に接続
されている。クロマ復調器４の出力部はクロマ復
調信号出力端子１０に接続されている。一方、同
期分離回路８の出力部は遅延回路９の入力部に接
続されている。遅延回路９の第１の出力部は、
ACC検波回路５のスイツチング信号入力端子１
３およびAPC検波回路６の第２の入力部に接続
されている。遅延回路９の第２の出力部は、
ACC検波回路５のスイツチング信号入力端子１
４およびAPC検波回路６の第４の入力部に接続
されている。ACC検波回路５のサンプルホール
ド信号出力端子３８は、クロマアンプ３の第２の
入力部に接続されている。APC検波回路６の出
力部は、電圧制御型発振器（以下、VCOとい
う。）７の入力部に接続されている。VCO７の第
１の出力部は、前記クロマ復調器４の第２の入力
部に接続されている。VCO７の第２の出力部
は、前記ACC検波回路５の搬送波入力端子１２
に接続されている。さらにVCO７の第３の出力
部は、前記APC検波回路６の第３の入力部に接
続されている。
ジヨンのクロマ信号の処理の一部を示すブロツク
図である。複合ビデオ信号入力端子１には、バン
ドパスフイルタ２および同期分離回路８の入力部
が接続されている。バンドパスフイルタ２の出力
部は、クロマアンプ３の第１の入力部に接続され
ている。クロマアンプ３の出力部は、クロマ復調
器４の第１の入力部、自動色制御検波回路（以
下、ACC検波回路という。）５のクロマ信号入力
端子１１および自動位相制御検波回路（以下、
APC検波回路という。）６の第１の入力部に接続
されている。クロマ復調器４の出力部はクロマ復
調信号出力端子１０に接続されている。一方、同
期分離回路８の出力部は遅延回路９の入力部に接
続されている。遅延回路９の第１の出力部は、
ACC検波回路５のスイツチング信号入力端子１
３およびAPC検波回路６の第２の入力部に接続
されている。遅延回路９の第２の出力部は、
ACC検波回路５のスイツチング信号入力端子１
４およびAPC検波回路６の第４の入力部に接続
されている。ACC検波回路５のサンプルホール
ド信号出力端子３８は、クロマアンプ３の第２の
入力部に接続されている。APC検波回路６の出
力部は、電圧制御型発振器（以下、VCOとい
う。）７の入力部に接続されている。VCO７の第
１の出力部は、前記クロマ復調器４の第２の入力
部に接続されている。VCO７の第２の出力部
は、前記ACC検波回路５の搬送波入力端子１２
に接続されている。さらにVCO７の第３の出力
部は、前記APC検波回路６の第３の入力部に接
続されている。
次に、第１図の動作につき説明する。複合ビデ
オ信号入力端子１には、複合ビデオ信号（ビデオ
信号、クロマ信号および同期信号が複合された信
号）が入力される。当該複合ビデオ信号は、バン
ドパスフイルタ２によりクロマ信号（搬送色信号
およびバースト信号を含む信号）が抜き取られ、
当該クロマ信号はクロマアンプ３において増幅さ
れ、当該増幅されたクロマ信号ａは、クロマ復調
器４、ACC検波回路５およびAPC検波回路６に
入力される。一方、複合ビデオ信号は、同期分離
回路８により水平同期信号が分離され、当該水平
同期信号は遅延回路９により前記バースト信号と
同じタイミングにまで遅延され、スイツチング信
号ｃおよびｄとしてACC検波回路およびAPC検
波回路に入力される。スイツチング信号ｃおよび
ｄは、互いに極性の反転されたものである（第３
図参照）。VCO７は、連続した搬送波をクロマ復
調器４、ACC検波回路５およびAPC検波回路６
に対して出力する。APC検波回路６およびVCO
７は、PLL（Phase Locked Loop）を形成す
る。すなわち、APC検波回路６は、入力された
クロマ信号ａ、搬送波およびスイツチング信号ｃ
およびｄを元に、バースト信号のみを同期検波
し、その結果をVCO７に対して出力することに
より、VCO７から出力される搬送波の周波数お
よび位相をバースト信号のそれと一致させる。
ACC検波回路５は、入力されたクロマ信号ａ、
搬送波ｂ、スイツチング信号ｃ，ｄを元に、バー
スト信号のみを同期検波し、その出力をサンプル
ホールドして、サンプルホールド信号ｅをクロマ
アンプ３に対して出力する。クロマアンプ３は、
サンプルホールド信号ｅを元に、クロマ信号ａ内
のバースト信号の振幅が一定になるように自動色
制御（ACC）をかける。クロマ復調器４は、入
力されたクロマ信号ａおよび搬送波を元にクロマ
復調を行ない、クロマ復調信号を出力する。
オ信号入力端子１には、複合ビデオ信号（ビデオ
信号、クロマ信号および同期信号が複合された信
号）が入力される。当該複合ビデオ信号は、バン
ドパスフイルタ２によりクロマ信号（搬送色信号
およびバースト信号を含む信号）が抜き取られ、
当該クロマ信号はクロマアンプ３において増幅さ
れ、当該増幅されたクロマ信号ａは、クロマ復調
器４、ACC検波回路５およびAPC検波回路６に
入力される。一方、複合ビデオ信号は、同期分離
回路８により水平同期信号が分離され、当該水平
同期信号は遅延回路９により前記バースト信号と
同じタイミングにまで遅延され、スイツチング信
号ｃおよびｄとしてACC検波回路およびAPC検
波回路に入力される。スイツチング信号ｃおよび
ｄは、互いに極性の反転されたものである（第３
図参照）。VCO７は、連続した搬送波をクロマ復
調器４、ACC検波回路５およびAPC検波回路６
に対して出力する。APC検波回路６およびVCO
７は、PLL（Phase Locked Loop）を形成す
る。すなわち、APC検波回路６は、入力された
クロマ信号ａ、搬送波およびスイツチング信号ｃ
およびｄを元に、バースト信号のみを同期検波
し、その結果をVCO７に対して出力することに
より、VCO７から出力される搬送波の周波数お
よび位相をバースト信号のそれと一致させる。
ACC検波回路５は、入力されたクロマ信号ａ、
搬送波ｂ、スイツチング信号ｃ，ｄを元に、バー
スト信号のみを同期検波し、その出力をサンプル
ホールドして、サンプルホールド信号ｅをクロマ
アンプ３に対して出力する。クロマアンプ３は、
サンプルホールド信号ｅを元に、クロマ信号ａ内
のバースト信号の振幅が一定になるように自動色
制御（ACC）をかける。クロマ復調器４は、入
力されたクロマ信号ａおよび搬送波を元にクロマ
復調を行ない、クロマ復調信号を出力する。
ところで、前記ACC検波回路５あるいはAPC
検波回路６には、第２図に示すような検波回路が
用いられる。第２図は、従来の検波回路を示す回
路図である。ここでは、これをACC検波回路５
に用いる場合につき説明する。この回路は、大き
く分けて、同期検波回路、スイツチング回路およ
びサンプルホールド回路から構成されている。ト
ランジスタ１５ないし２２は、同期検波回路を構
成する。トランジスタ２０および２１は、スイツ
チング回路を構成する。トランジスタ２３ないし
２６は、サンプルホールド回路を構成する。トラ
ンジスタ１９およびトランジスタ２２は、第１の
差動増幅回路を構成する。すなわち、トランジス
タ１９のベースおよびトランジスタ２２のベース
は、それぞれ、クロマ信号入力端子１１に接続さ
れている。トランジスタ１９のエミツタおよびト
ランジスタ２２のエミツタは、接続部Ｂで接続さ
れており、当該接続部Ｂは定電流源２９を経由し
て接地されている。トランジスタ１９およびトラ
ンジスタ２２の各々のコレクタ、エミツタには、
それぞれ、スイツチング用のトランジスタ２０お
よび２１のコレクタ、エミツタが接続されてい
る。当該トランジスタ２０および２１の各々のベ
ースはスイツチング信号入力端子１３に接続され
ている。トランジスタ１５および１６は第２の差
動増幅器を、トランジスタ１７および１８は第３
の差動増幅器を構成し、当該第２および第３の差
動増幅器は２重平衡型に接続されている。すなわ
ち、トランジスタ１５のベースおよびトランジス
タ１６のベースは、それぞれ、搬送波入力端子１
２に接続されている。トランジスタ１５のエミツ
タおよびトランジスタ１６のエミツタは、トラン
ジスタ１９のコレクタに接続されている。同様
に、トランジスタ１７のベースおよびトランジス
タ１８のベースは、それぞれ、搬送波入力端子１
２に接続されている。トランジスタ１７のエミツ
タおよびトランジスタ１８のエミツタは、トラン
ジスタ２２のコレクタに接続されている。トラン
ジスタ１５のコレクタおよびトランジスタ１７の
コレクタは、電源入力端子２７に接続されてい
る。トランジスタ１６のコレクタおよびトランジ
スタ１８のコレクタは、接続部Ａにて接続され、
抵抗器２８を経由して電源入力端子２７に接続さ
れている。接続部Ａは、検波信号出力部である。
接続部Ａは、トランジスタ２３のベースに接続さ
れている。トランジスタ２３のコレクタは電源入
力端子２７に接続されている。トランジスタ２３
のエミツタは、抵抗器３０を経由してトランジス
タ２４のベースに接続されている。トランジスタ
２４のコレクタは電源入力端子２７に接続されて
いる。トランジスタ２４のエミツタは抵抗器３３
を経由してサンプルホールド信号出力端子３８に
接続されている。サンプルホールド信号出力端子
３８とアース間にはホールド用コンデンサ３４が
接続されている。トランジスタ２５および２６は
差動増幅器を構成する。トランジスタ２５のエミ
ツタおよびトランジスタ２６のエミツタは、定電
流源３２を経由して接地されている。トランジス
タ２５のコレクタはトランジスタ２４のベースに
接続されている。トランジスタ２５のベースには
バイアス電源３１が接続されている。トランジス
タ２６のコレクタは、トランジスタ２４のエミツ
タに接続されている。トランジスタ２６のベース
はスイツチング信号入力端子１４に接続されてい
る。
検波回路６には、第２図に示すような検波回路が
用いられる。第２図は、従来の検波回路を示す回
路図である。ここでは、これをACC検波回路５
に用いる場合につき説明する。この回路は、大き
く分けて、同期検波回路、スイツチング回路およ
びサンプルホールド回路から構成されている。ト
ランジスタ１５ないし２２は、同期検波回路を構
成する。トランジスタ２０および２１は、スイツ
チング回路を構成する。トランジスタ２３ないし
２６は、サンプルホールド回路を構成する。トラ
ンジスタ１９およびトランジスタ２２は、第１の
差動増幅回路を構成する。すなわち、トランジス
タ１９のベースおよびトランジスタ２２のベース
は、それぞれ、クロマ信号入力端子１１に接続さ
れている。トランジスタ１９のエミツタおよびト
ランジスタ２２のエミツタは、接続部Ｂで接続さ
れており、当該接続部Ｂは定電流源２９を経由し
て接地されている。トランジスタ１９およびトラ
ンジスタ２２の各々のコレクタ、エミツタには、
それぞれ、スイツチング用のトランジスタ２０お
よび２１のコレクタ、エミツタが接続されてい
る。当該トランジスタ２０および２１の各々のベ
ースはスイツチング信号入力端子１３に接続され
ている。トランジスタ１５および１６は第２の差
動増幅器を、トランジスタ１７および１８は第３
の差動増幅器を構成し、当該第２および第３の差
動増幅器は２重平衡型に接続されている。すなわ
ち、トランジスタ１５のベースおよびトランジス
タ１６のベースは、それぞれ、搬送波入力端子１
２に接続されている。トランジスタ１５のエミツ
タおよびトランジスタ１６のエミツタは、トラン
ジスタ１９のコレクタに接続されている。同様
に、トランジスタ１７のベースおよびトランジス
タ１８のベースは、それぞれ、搬送波入力端子１
２に接続されている。トランジスタ１７のエミツ
タおよびトランジスタ１８のエミツタは、トラン
ジスタ２２のコレクタに接続されている。トラン
ジスタ１５のコレクタおよびトランジスタ１７の
コレクタは、電源入力端子２７に接続されてい
る。トランジスタ１６のコレクタおよびトランジ
スタ１８のコレクタは、接続部Ａにて接続され、
抵抗器２８を経由して電源入力端子２７に接続さ
れている。接続部Ａは、検波信号出力部である。
接続部Ａは、トランジスタ２３のベースに接続さ
れている。トランジスタ２３のコレクタは電源入
力端子２７に接続されている。トランジスタ２３
のエミツタは、抵抗器３０を経由してトランジス
タ２４のベースに接続されている。トランジスタ
２４のコレクタは電源入力端子２７に接続されて
いる。トランジスタ２４のエミツタは抵抗器３３
を経由してサンプルホールド信号出力端子３８に
接続されている。サンプルホールド信号出力端子
３８とアース間にはホールド用コンデンサ３４が
接続されている。トランジスタ２５および２６は
差動増幅器を構成する。トランジスタ２５のエミ
ツタおよびトランジスタ２６のエミツタは、定電
流源３２を経由して接地されている。トランジス
タ２５のコレクタはトランジスタ２４のベースに
接続されている。トランジスタ２５のベースには
バイアス電源３１が接続されている。トランジス
タ２６のコレクタは、トランジスタ２４のエミツ
タに接続されている。トランジスタ２６のベース
はスイツチング信号入力端子１４に接続されてい
る。
次に、第２図に示す回路の動作を、第３図を参
照しながら説明する。第３図は、第２図の各部の
信号波形を示す概略図である。クロマ信号入力端
子１１には、前記クロマ信号ａが入力される。ク
ロマ信号ａは、搬送色信号a1およびバースト信号
a2を有する。搬送波入力端子１２には、前記搬送
波ｂ（図示せず）が入力される。スイツチング信
号入力端子１３には、前記スイツチング信号ｃが
入力される。スイツチング信号ｃは、バースト信
号a2が出力されている期間（以下これをバースト
信号期間という。）、そのレベルを“Ｌ”にし、そ
の他の期間はそのレベルは“Ｈ”である。逆に、
前記スイツチング信号ｄは、バースト信号期間そ
のレベルを、“Ｈ”にし、その他の期間はそのレ
ベルは“Ｌ”である。トランジスタ２０および２
１は、スイツチング信号ｃにより、バースト信号
期間のみオフする。したがつて、トランジスタ１
９および２２は、バースト信号期間のみ検波器と
して動作するので搬送波入力端子１２に入力され
た搬送波ｂとバースト信号a2との積がとられ、バ
ースト信号a2は同期検波されてバースト信号
a2′として接続部Ａに出力される。接続部Ａに出
力された信号はトランジスタ２３に入力され、ス
イツチング信号ｄに応じて、バースト信号期間だ
けサンプルされ、非バースト信号期間はホールド
され、当該サンプルホールドされた信号ｅはサン
プルホールド信号出力端子３８に出力される。
照しながら説明する。第３図は、第２図の各部の
信号波形を示す概略図である。クロマ信号入力端
子１１には、前記クロマ信号ａが入力される。ク
ロマ信号ａは、搬送色信号a1およびバースト信号
a2を有する。搬送波入力端子１２には、前記搬送
波ｂ（図示せず）が入力される。スイツチング信
号入力端子１３には、前記スイツチング信号ｃが
入力される。スイツチング信号ｃは、バースト信
号a2が出力されている期間（以下これをバースト
信号期間という。）、そのレベルを“Ｌ”にし、そ
の他の期間はそのレベルは“Ｈ”である。逆に、
前記スイツチング信号ｄは、バースト信号期間そ
のレベルを、“Ｈ”にし、その他の期間はそのレ
ベルは“Ｌ”である。トランジスタ２０および２
１は、スイツチング信号ｃにより、バースト信号
期間のみオフする。したがつて、トランジスタ１
９および２２は、バースト信号期間のみ検波器と
して動作するので搬送波入力端子１２に入力され
た搬送波ｂとバースト信号a2との積がとられ、バ
ースト信号a2は同期検波されてバースト信号
a2′として接続部Ａに出力される。接続部Ａに出
力された信号はトランジスタ２３に入力され、ス
イツチング信号ｄに応じて、バースト信号期間だ
けサンプルされ、非バースト信号期間はホールド
され、当該サンプルホールドされた信号ｅはサン
プルホールド信号出力端子３８に出力される。
ここで、接続部Ａの電位ＶAを説明する。電源
入力端子２７に加えられる電源電圧をVccとし、
定電流源２９の電流値をＩOとし、抵抗器２８の
抵抗値をＲとする。まず、クロマ信号がない場合
の、接続部Ａの電位ＶAの直流電位ＶOについて説
明する。非バースト信号期間においては、スイツ
チング信号ｃのレベルは“Ｈ”のため、トランジ
スタ２０，２１はオンしており、したがつてトラ
ンジスタ１９，２２は短絡されており回路は検波
動作をせず、定電流源２９の電流ＩOは、トラン
ジスタ２０と２１にそれぞれＩO／２ずつ流れ、
このうち、一方の電流ＩO／２は抵抗器２８を通
して流れ、他方の電流ＩO／２は電源から直接流
れる。したがつて、直流電位ＶOは、 ＶO＝Vcc−RIO／２ …(1) となる。次に、バースト信号期間においては、ス
イツチング信号ｃのレベルは“Ｌ”のため、トラ
ンジスタ２０，２１はオフしており、したがつて
回路は検波動作をするけれども、直流電位ＶOは
やはり前述と同様、 ＶO＝Vcc−RIO／２ …(2) となる。したがつて、直流電位ＶOはスイツチン
グ信号ｃのレベル変化によつても変化しない。次
にクロマ信号がある場合は、バースト信号期間
は、前述のように、バースト信号が検波されるの
で、接続部Ａの電位ＶAは直流電位ＶOにバースト
信号a2′が重畳されたものとなる。
入力端子２７に加えられる電源電圧をVccとし、
定電流源２９の電流値をＩOとし、抵抗器２８の
抵抗値をＲとする。まず、クロマ信号がない場合
の、接続部Ａの電位ＶAの直流電位ＶOについて説
明する。非バースト信号期間においては、スイツ
チング信号ｃのレベルは“Ｈ”のため、トランジ
スタ２０，２１はオンしており、したがつてトラ
ンジスタ１９，２２は短絡されており回路は検波
動作をせず、定電流源２９の電流ＩOは、トラン
ジスタ２０と２１にそれぞれＩO／２ずつ流れ、
このうち、一方の電流ＩO／２は抵抗器２８を通
して流れ、他方の電流ＩO／２は電源から直接流
れる。したがつて、直流電位ＶOは、 ＶO＝Vcc−RIO／２ …(1) となる。次に、バースト信号期間においては、ス
イツチング信号ｃのレベルは“Ｌ”のため、トラ
ンジスタ２０，２１はオフしており、したがつて
回路は検波動作をするけれども、直流電位ＶOは
やはり前述と同様、 ＶO＝Vcc−RIO／２ …(2) となる。したがつて、直流電位ＶOはスイツチン
グ信号ｃのレベル変化によつても変化しない。次
にクロマ信号がある場合は、バースト信号期間
は、前述のように、バースト信号が検波されるの
で、接続部Ａの電位ＶAは直流電位ＶOにバースト
信号a2′が重畳されたものとなる。
以上のように、従来の検波回路においては、バ
ースト信号期間のみ検波動作させるためのスイツ
チング手段として、トランジスタを２個（すなわ
ち、トランジスタ２０および２１）必要としてい
た。また、検波信号は通常サンプルホールドされ
るが、前述のように、従来の検波回路において
は、接続部Ａの電位ＶAのうちの直流電位ＶOは、
バースト信号期間および非バースト信号期間にお
いても変化しないため、サンプルホールド回路が
複雑になつていた。すなわち、第２図において、
サンプルホールド回路３９には、非バースト信号
期間にトランジスタ２４をカツトオフするための
変化電圧を与える手段として、バツフア用のトラ
ンジスタ２３および抵抗器３０を必要としてい
た。しかしながら、以上のような検波回路は、近
年はIC（集積回路）に組込まれているが、ICの
集積規模が増大しつつある今日、できる限り素子
数を減少させ、集積規模を減少させたいという要
望がある。
ースト信号期間のみ検波動作させるためのスイツ
チング手段として、トランジスタを２個（すなわ
ち、トランジスタ２０および２１）必要としてい
た。また、検波信号は通常サンプルホールドされ
るが、前述のように、従来の検波回路において
は、接続部Ａの電位ＶAのうちの直流電位ＶOは、
バースト信号期間および非バースト信号期間にお
いても変化しないため、サンプルホールド回路が
複雑になつていた。すなわち、第２図において、
サンプルホールド回路３９には、非バースト信号
期間にトランジスタ２４をカツトオフするための
変化電圧を与える手段として、バツフア用のトラ
ンジスタ２３および抵抗器３０を必要としてい
た。しかしながら、以上のような検波回路は、近
年はIC（集積回路）に組込まれているが、ICの
集積規模が増大しつつある今日、できる限り素子
数を減少させ、集積規模を減少させたいという要
望がある。
この発明は、そのような要望に答えるためにな
されたものであり、従来の検波回路と同等の機能
を持ち、しかも従来の検波回路に比べて素子数の
減少された検波回路を提供することを目的とす
る。
されたものであり、従来の検波回路と同等の機能
を持ち、しかも従来の検波回路に比べて素子数の
減少された検波回路を提供することを目的とす
る。
以下、この発明の実施例を図面に基づき説明す
る。
る。
第４図は、この発明の一実施例を示す回路図で
ある。以下、従来の検波回路との相違点を主に説
明する。トランジスタ１９，２２には、従来のよ
うなスイツチング用のトランジスタ２０，２１は
接続されていない。その代わりに、接続部Ａにト
ランジスタ３５のコレクタが、接続部Ｂにトラン
ジスタ３５のエミツタが接続されている。トラン
ジスタ３５のベースはトランジスタ２５のベース
およびスイツチング信号入力端子１３に接続され
ている。トランジスタ２６のベースはバイアス電
源３１に接続されている。さらに、サンプルホー
ルド回路４０において従来のサンプルホールド回
路３９のようなトランジスタ２３および抵抗器３
０はなく、接続部Ａはトランジスタ２４のベース
に直接接続されている。また、トランジスタ２５
のコレクタも電源入力端子２７に直接接続されて
いる。
ある。以下、従来の検波回路との相違点を主に説
明する。トランジスタ１９，２２には、従来のよ
うなスイツチング用のトランジスタ２０，２１は
接続されていない。その代わりに、接続部Ａにト
ランジスタ３５のコレクタが、接続部Ｂにトラン
ジスタ３５のエミツタが接続されている。トラン
ジスタ３５のベースはトランジスタ２５のベース
およびスイツチング信号入力端子１３に接続され
ている。トランジスタ２６のベースはバイアス電
源３１に接続されている。さらに、サンプルホー
ルド回路４０において従来のサンプルホールド回
路３９のようなトランジスタ２３および抵抗器３
０はなく、接続部Ａはトランジスタ２４のベース
に直接接続されている。また、トランジスタ２５
のコレクタも電源入力端子２７に直接接続されて
いる。
次に、第４図に示す回路の動作を、第５図を参
照しながら説明する。第５図は、第４図の主要部
の信号波形を示す概略図である。クロマ信号入力
端子１１にはクロマ信号ａが入力され、搬送波入
力端子１２には搬送波ｂが入力され、スイツチン
グ信号入力端子１３にはスイツチング信号ｃが入
力されるのは従来の回路と同様である。ただし、
サンプルホールド回路４０は、スイツチング信号
入力端子１３に入力されたスイツチング信号ｃで
動作するので、従来の検波回路と異なりスイツチ
ング信号ｄは必要ではない。まず、非バースト信
号期間においては、スイツチング信号ｃは“Ｈ”
であり、トランジスタ３５はオンしており、接続
部Ａと接続部Ｂとはトランジスタ３５により短絡
されており、回路は検波動作をしない。次に、バ
ースト信号期間においては、スイツチング信号ｃ
“Ｌ”であり、トランジスタ３５はオフし、回路
は検波動作を行なう。したがつて、従来の回路と
同様、バースト信号a2のみが同期検波されてバー
スト信号a2′として接続部Ａに出力される。
照しながら説明する。第５図は、第４図の主要部
の信号波形を示す概略図である。クロマ信号入力
端子１１にはクロマ信号ａが入力され、搬送波入
力端子１２には搬送波ｂが入力され、スイツチン
グ信号入力端子１３にはスイツチング信号ｃが入
力されるのは従来の回路と同様である。ただし、
サンプルホールド回路４０は、スイツチング信号
入力端子１３に入力されたスイツチング信号ｃで
動作するので、従来の検波回路と異なりスイツチ
ング信号ｄは必要ではない。まず、非バースト信
号期間においては、スイツチング信号ｃは“Ｈ”
であり、トランジスタ３５はオンしており、接続
部Ａと接続部Ｂとはトランジスタ３５により短絡
されており、回路は検波動作をしない。次に、バ
ースト信号期間においては、スイツチング信号ｃ
“Ｌ”であり、トランジスタ３５はオフし、回路
は検波動作を行なう。したがつて、従来の回路と
同様、バースト信号a2のみが同期検波されてバー
スト信号a2′として接続部Ａに出力される。
ここで、従来の検波回路と同様接続部Ａの電位
を説明する。従来の回路と同様、電源入力端子２
７に加えられる電源電圧をVccと、定電流源２９
の電流値をＩOと、抵抗器２８の抵抗値をＲとす
る。まず、クロマ信号がない場合の接続部Ａの電
位ＶA′の直流電位ＶO′について説明する。非バー
スト信号期間においては、スイツチング信号ｃの
レベルは“Ｈ”のためトランジスタ３５はオンし
ており、同期検波回路には電流が全く流れず、定
電流源２９の電流ＩOはすべてトランジスタ３５
を通り抵抗器２８に流れ、直流電位ＶO′は、 ＶO′＝Vcc−RIO …(3) となる。次に、バースト信号期間においては、ス
イツチング信号ｃのレベルは“Ｌ”のためトラン
ジスタ３５はオフし、前述の回路と同様、定電流
源２９の電流ＩOは、トランジスタ１９とトラン
ジスタ２２にそれぞれＩO／２ずつ流れ、このう
ち、一方の電流ＩO／２は抵抗器２８を通して流
れ、他方の電流ＩO／２は電源から直接流れる。
したがつて、直流電位ＶO′は、 ＶO′＝Vcc−RIO／２ …(4) となる。したがつて、直流電位ＶO′はスイツチン
グ信号ｃのレベルにより大きく変化する。次に、
クロマ信号がある場合は、バースト信号期間は、
前述のように、バースト信号が検波されるので、
接続部Ａの電位ＶA′は直流電位ＶO′にバースト信
号a2′が加わつたものとなる。
を説明する。従来の回路と同様、電源入力端子２
７に加えられる電源電圧をVccと、定電流源２９
の電流値をＩOと、抵抗器２８の抵抗値をＲとす
る。まず、クロマ信号がない場合の接続部Ａの電
位ＶA′の直流電位ＶO′について説明する。非バー
スト信号期間においては、スイツチング信号ｃの
レベルは“Ｈ”のためトランジスタ３５はオンし
ており、同期検波回路には電流が全く流れず、定
電流源２９の電流ＩOはすべてトランジスタ３５
を通り抵抗器２８に流れ、直流電位ＶO′は、 ＶO′＝Vcc−RIO …(3) となる。次に、バースト信号期間においては、ス
イツチング信号ｃのレベルは“Ｌ”のためトラン
ジスタ３５はオフし、前述の回路と同様、定電流
源２９の電流ＩOは、トランジスタ１９とトラン
ジスタ２２にそれぞれＩO／２ずつ流れ、このう
ち、一方の電流ＩO／２は抵抗器２８を通して流
れ、他方の電流ＩO／２は電源から直接流れる。
したがつて、直流電位ＶO′は、 ＶO′＝Vcc−RIO／２ …(4) となる。したがつて、直流電位ＶO′はスイツチン
グ信号ｃのレベルにより大きく変化する。次に、
クロマ信号がある場合は、バースト信号期間は、
前述のように、バースト信号が検波されるので、
接続部Ａの電位ＶA′は直流電位ＶO′にバースト信
号a2′が加わつたものとなる。
以上のように、接続部Ａの電位ＶA′は、バース
ト信号期間と非バースト信号期間とでは、その変
化が大きいため、それを簡単にサンプルホールド
できる。すなわち、スイツチング信号ｃのレベル
とバイアス電源３１の電位V2との関係を第５図
に示すように、スイツチング信号ｃの“Ｈ”レベ
ルと“Ｌ”レベルの間にV2を定めると、バース
ト信号期間はトランジスタ２６およびトランジス
タ２４はともにオンしエミツタフオロワ回路とな
り、ホールド用コンデンサ３４は電位ＶA′で充電
される。なお、抵抗器３３は時定数調整用の抵抗
器である。次に、非バースト信号期間は、前述の
ように、トランジスタ２４のベース電位は急激に
低下しトランジスタ３４は逆バイアスとなりオフ
される。また、トランジスタ２６もトランジスタ
２５がオンする代わりにオフされる。したがつ
て、ホールド用コンデンサ３４の電位はホールド
される。
ト信号期間と非バースト信号期間とでは、その変
化が大きいため、それを簡単にサンプルホールド
できる。すなわち、スイツチング信号ｃのレベル
とバイアス電源３１の電位V2との関係を第５図
に示すように、スイツチング信号ｃの“Ｈ”レベ
ルと“Ｌ”レベルの間にV2を定めると、バース
ト信号期間はトランジスタ２６およびトランジス
タ２４はともにオンしエミツタフオロワ回路とな
り、ホールド用コンデンサ３４は電位ＶA′で充電
される。なお、抵抗器３３は時定数調整用の抵抗
器である。次に、非バースト信号期間は、前述の
ように、トランジスタ２４のベース電位は急激に
低下しトランジスタ３４は逆バイアスとなりオフ
される。また、トランジスタ２６もトランジスタ
２５がオンする代わりにオフされる。したがつ
て、ホールド用コンデンサ３４の電位はホールド
される。
なお、この発明によれば、さらに簡単なサンプ
ルホールド回路を用いることもできる。第６図
は、この発明に用いられる他のサンプルホールド
回路を示す。第４図に示すサンプルホールド回路
４０との相違点を説明すれば、差動増幅器を構成
するトランジスタ２５，２６およびバイアス電源
３１を省略し、定電流源３２を構成するトランジ
スタ３６および抵抗器３７のうちのトランジスタ
３６のベースの前記スイツチング信号ｄ（第３図
参照）を入力している。前述と同様、バースト信
号期間のみトランジスタ２４およびトランジスタ
３６がオンし、非バースト信号期間はオフするの
で、接続部Ａの電位ＶA′はホールド用コンデンサ
３４にサンプルホールドされる。
ルホールド回路を用いることもできる。第６図
は、この発明に用いられる他のサンプルホールド
回路を示す。第４図に示すサンプルホールド回路
４０との相違点を説明すれば、差動増幅器を構成
するトランジスタ２５，２６およびバイアス電源
３１を省略し、定電流源３２を構成するトランジ
スタ３６および抵抗器３７のうちのトランジスタ
３６のベースの前記スイツチング信号ｄ（第３図
参照）を入力している。前述と同様、バースト信
号期間のみトランジスタ２４およびトランジスタ
３６がオンし、非バースト信号期間はオフするの
で、接続部Ａの電位ＶA′はホールド用コンデンサ
３４にサンプルホールドされる。
最後に、この発明に係る検波回路は、前述した
ACC検波回路のみでなく、APC検波回路、キラ
ー検波回路等にも用いることができる。
ACC検波回路のみでなく、APC検波回路、キラ
ー検波回路等にも用いることができる。
以上のように、この発明によれば、トランジス
タ１個で同期検波回路のスイツチングを行なうこ
とができるので、回路構成が簡単になる。また、
検波信号出力部の直流電位の変化が大きいので、
この直流電位の変化をサンプルホールド回路の制
御信号として用いればサンプルホールド回路の簡
略化をも図ることができる。したがつて、この発
明に係る検波回路やサンプルホールド回路をIC
に組込む場合も、従来ほどICの集積規模を増大
させることがない。
タ１個で同期検波回路のスイツチングを行なうこ
とができるので、回路構成が簡単になる。また、
検波信号出力部の直流電位の変化が大きいので、
この直流電位の変化をサンプルホールド回路の制
御信号として用いればサンプルホールド回路の簡
略化をも図ることができる。したがつて、この発
明に係る検波回路やサンプルホールド回路をIC
に組込む場合も、従来ほどICの集積規模を増大
させることがない。
第１図は、この発明の背景となるカラーテレビ
ジヨンのクロマ信号の処理の一部を示すブロツク
図である。第２図は、従来の検波回路を示す回路
図である。第３図は、第２図の各部の信号波形を
示す概略図である。第４図は、この発明の一実施
例を示す回路図である。第５図は、第４図の主要
部の信号波形を示す概略図である。第６図は、こ
の発明に用いられる他のサンプルホールド回路を
示す回路図である。 図において、１１はクロマ信号入力端子、１２
は搬送波入力端子、１３，１４はスイツチング信
号入力端子、１５ないし２０はトランジスタ、２
９は定電流源、３５はトランジスタ、ａはクロマ
信号、ｂは搬送波、ｃ，ｄはスイツチング信号、
Ａ，Ｂは接続部である。
ジヨンのクロマ信号の処理の一部を示すブロツク
図である。第２図は、従来の検波回路を示す回路
図である。第３図は、第２図の各部の信号波形を
示す概略図である。第４図は、この発明の一実施
例を示す回路図である。第５図は、第４図の主要
部の信号波形を示す概略図である。第６図は、こ
の発明に用いられる他のサンプルホールド回路を
示す回路図である。 図において、１１はクロマ信号入力端子、１２
は搬送波入力端子、１３，１４はスイツチング信
号入力端子、１５ないし２０はトランジスタ、２
９は定電流源、３５はトランジスタ、ａはクロマ
信号、ｂは搬送波、ｃ，ｄはスイツチング信号、
Ａ，Ｂは接続部である。
Claims (1)
- 【特許請求の範囲】 １ 電源入力端子と、第１の差動増幅器と、第２
の差動増幅器と、第３の差動増幅器と、定電流源
と、１個のスイツチング手段とを有し、搬送波を
用いて被検波信号を同期検波するとともに、当該
スイツチング手段によつて検波期間と非検波期間
の切換制御を行なう同期検波回路、および 前記同期検波回路から出力される検波信号をサ
ンプルホールドするためのサンプルホールド回路
を備えた検波回路であつて、 前記第１の差動増幅器は、それぞれの制御電極
に前記被検波信号を受け、それぞれの一方導通電
極が前記定電流源に接続された２個のトランジス
タを含み、 前記第２の差動増幅器は、それぞれの制御電極
に前記搬送波を受け、それぞれの一方導通電極が
前記第１の差動増幅器の一方のトランジスタの他
方導通電極に接続された２個のトランジスタを含
み、 前記第３の差動増幅器は、それぞれの制御電極
に前記搬送波を受け、それぞれの一方導通電極が
前記第１の差動増幅器の他方導通電極に接続され
た２個のトランジスタを含み、 前記第２の差動増幅器の一方のトランジスタと
前記第３の差動増幅器の一方のトランジスタは、
それぞれの他方導通電極が共通接続されるととも
に、第１の分流経路を介して前記電源入力端子に
接続されており、 前記第２の差動増幅器の他方のトランジスタと
前記第３の差動増幅器の他方のトランジスタは、
それぞれの他方導通電極が第２の分流経路を介し
て前記電源入力端子に接続されており、 前記第１の分流経路上には検波信号を出力する
検波信号出力部が設けられており、 前記１個のスイツチング手段は、前記第１の差
動増幅器と前記定電流源との接続部と、前記検波
信号出力部との間に介挿されており、かつ前記検
波期間と非検波期間とに同期したスイツチング信
号によつて切換えられ、それによつて 前記同期検波回路は、前記スイツチング手段が
オフしたときは前記電源入力端子からの供給電流
が前記第１および第２の分流経路を介して前記第
１および第２ならびに第３の差動増幅器に流れる
ことにより同期検波動作を行ない、前記スイツチ
ング手段がオンしたときは前記電源入力端子から
の供給電流が前記第１の分流経路のみを介して前
記スイツチング信号に側路されることにより同期
検波動作を行なわないように構成されており、 前記サンプルホールド回路は、 前記第１の分流経路上の検波信号出力部から得
られる検波信号を制御電極に受ける電流供給用の
トランジスタと、 前記電流供給用のトランジスタから供給される
電流を充電する充電手段と、 前記電流供給用のトランジスタおよび前記充電
手段に接続され、かつ前記スイツチング信号に同
期したスイツチング信号で切換えられることによ
り、前記同期検波回路の検波期間中は当該電流供
給用のトランジスタおよび充電手段から一定の電
流を吸込んで接地に放電し、前記同期検波回路の
非検波期間中にはその電流吸込み機能を停止する
ように構成された放電用の吸込み電流源とを含
む、検波回路。 ２ 前記被検波信号は、カラーテレビジヨン信号
のクロマ信号であり、 前記スイツチング信号は、前記クロマ信号内の
バースト信号をスイツチするタイミングに選ばれ
たゲート信号である、特許請求の範囲第１項記載
の検波回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57069012A JPS58184892A (ja) | 1982-04-22 | 1982-04-22 | 検波回路 |
| US06/468,881 US4550338A (en) | 1982-04-22 | 1983-02-23 | Detecting circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57069012A JPS58184892A (ja) | 1982-04-22 | 1982-04-22 | 検波回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58184892A JPS58184892A (ja) | 1983-10-28 |
| JPS627756B2 true JPS627756B2 (ja) | 1987-02-19 |
Family
ID=13390245
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57069012A Granted JPS58184892A (ja) | 1982-04-22 | 1982-04-22 | 検波回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4550338A (ja) |
| JP (1) | JPS58184892A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4630100A (en) * | 1984-08-02 | 1986-12-16 | Ncr Corporation | Color video drive circuit |
| JPH02145003A (ja) * | 1988-11-28 | 1990-06-04 | Toshiba Corp | 検波回路 |
| DE4436403C2 (de) * | 1994-10-12 | 1998-10-08 | Nokia Deutschland Gmbh | Schaltungsanordnung zum Demodulieren des Helper-Signals in einem Breitband-Videosignal |
| JP3326661B2 (ja) * | 1995-01-12 | 2002-09-24 | ソニー株式会社 | クランプパルス発生回路 |
| US5812208A (en) * | 1995-06-21 | 1998-09-22 | Sony Corporation | Burst separator and slicer circuit |
| US6043850A (en) * | 1997-05-08 | 2000-03-28 | Sony Corporation | Burst gate pulse generator circuit |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3626089A (en) * | 1969-11-26 | 1971-12-07 | Motorola Inc | Chroma signal processing circuit for a color television receiver |
| US3651418A (en) * | 1970-11-16 | 1972-03-21 | Rca Corp | Synchronous detector control |
| US3711634A (en) * | 1971-10-18 | 1973-01-16 | Warwick Electronics Inc | Chroma-burst separator and amplifier circuit |
| US3740456A (en) * | 1972-04-10 | 1973-06-19 | Rca Corp | Electronic signal processing circuit |
| US3876604A (en) * | 1973-02-14 | 1975-04-08 | Du Pont | Curing with dispersed complexes of selected diamines and alkali salts |
| US4326656A (en) * | 1980-06-25 | 1982-04-27 | International Business Machines | Evacuated printing platen |
-
1982
- 1982-04-22 JP JP57069012A patent/JPS58184892A/ja active Granted
-
1983
- 1983-02-23 US US06/468,881 patent/US4550338A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US4550338A (en) | 1985-10-29 |
| JPS58184892A (ja) | 1983-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4052679A (en) | Phase shifting circuit | |
| US4550338A (en) | Detecting circuit | |
| JPS6014553B2 (ja) | テレビジヨン同期信号分離回路 | |
| US4327373A (en) | Composite color signal processing circuit | |
| US3961360A (en) | Synchronizing detector circuit | |
| US4229759A (en) | Signal detector including sample and hold circuit with reduced offset error | |
| US3860954A (en) | Color synchronization control circuit with generation of color killer signal | |
| JPS6120188B2 (ja) | ||
| US4337478A (en) | Composite timing signal generator with predictable output level | |
| JPH0946548A (ja) | 映像出力装置の同期信号分離回路 | |
| CA1086854A (en) | Apparatus for processing the output voltage of a detection circuit | |
| JP2738431B2 (ja) | ホールド装置 | |
| US4288752A (en) | Stereo demodulator with high frequency de-emphasis compensation | |
| JPH0312830B2 (ja) | ||
| US4246599A (en) | Abnormal separation detecting circuits of chromatic signals of SECAM systems | |
| JP3879148B2 (ja) | クランプ回路およびそれを用いた同期分離回路 | |
| JPH0241926B2 (ja) | ||
| US4962417A (en) | Chroma overload detector using a differential amplifier | |
| US4371793A (en) | Dual-mode control signal generating apparatus | |
| JP2571428B2 (ja) | 同期信号分離回路 | |
| KR890005717Y1 (ko) | 위성 수신 장치의 삼각파 제거회로 | |
| KR890003769B1 (ko) | 텔레비죤 방송선국 집적회로 | |
| KR800001094B1 (ko) | 색도 버어스트 분리 증폭기 | |
| JP2701328B2 (ja) | 掛算回路 | |
| JPS596116B2 (ja) | 色復調装置 |