JPS6277708A - パワ−アンプのシヨツク音防止回路 - Google Patents
パワ−アンプのシヨツク音防止回路Info
- Publication number
- JPS6277708A JPS6277708A JP60218480A JP21848085A JPS6277708A JP S6277708 A JPS6277708 A JP S6277708A JP 60218480 A JP60218480 A JP 60218480A JP 21848085 A JP21848085 A JP 21848085A JP S6277708 A JPS6277708 A JP S6277708A
- Authority
- JP
- Japan
- Prior art keywords
- stage
- time
- circuit
- power
- differential amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000035939 shock Effects 0.000 title claims abstract description 21
- 230000002265 prevention Effects 0.000 claims description 12
- 239000003990 capacitor Substances 0.000 abstract description 10
- 230000000415 inactivating effect Effects 0.000 abstract 2
- 230000003321 amplification Effects 0.000 description 6
- 238000003199 nucleic acid amplification method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上皮に里分丘
本発明はオーディオ機器等のパワーアンプのシラシフ音
防止回路に関し、詳しくはパワーアンプの電源ＯＮ時に
発生するショック音を軽減するため、上記パワーアンプ
の不動作タイムを一定に保持する回路に関するものであ
る。
防止回路に関し、詳しくはパワーアンプの電源ＯＮ時に
発生するショック音を軽減するため、上記パワーアンプ
の不動作タイムを一定に保持する回路に関するものであ
る。
従来夏肢■
通常、オーディオ機器用パワーアンプの前段にはプリア
ンプが接続され、これらプリアンプ及びパワーアンプの
電源ＯＮ時に発生するショック音は、上記パワーアンプ
で吸収して該パワーアンプに接続されるスｅ−力に侵入
しないようにしている。即ち、このパワーアンプの電源
ＯＮ時には、その内部における電位差が不安定状態であ
るため、上記パワーアンプが電源ＯＮ時から動作状態に
なるまでに所定のタイムラグを設定している。以下この
タイムラグを不動作タイムと呼ぶ、この不動作タイムを
設定するためにパワーアンプにショック音防止回路が設
けられている。
ンプが接続され、これらプリアンプ及びパワーアンプの
電源ＯＮ時に発生するショック音は、上記パワーアンプ
で吸収して該パワーアンプに接続されるスｅ−力に侵入
しないようにしている。即ち、このパワーアンプの電源
ＯＮ時には、その内部における電位差が不安定状態であ
るため、上記パワーアンプが電源ＯＮ時から動作状態に
なるまでに所定のタイムラグを設定している。以下この
タイムラグを不動作タイムと呼ぶ、この不動作タイムを
設定するためにパワーアンプにショック音防止回路が設
けられている。
以下、上記パワーアンプにおけるショック音防止回路の
従来例を第３図を参照しながら説明する。同図において
、（１）は入力信号を電圧増幅する電圧増幅段で、２個
のトランジスタＱ１、Ｑｔからなる差動アンプ（２）で
構成されている。（３）は上記電圧増幅段（１）の出力
を電力増幅するプリドライバ段で、２個のトランジスタ
Ｑ８ 、Ｑ４をダーリントン接続することにより構成さ
れる。（４）は上記プリドライバ段（３）で電力増幅さ
れた出力信号をスピーカに送出して該スピーカをドライ
ブするためのパワ一段で、２個のパワートランジスタＱ
６ 、Ｑ６とからなる。（５）は前記プリドライバ段（
３）の前段に設けられたショック音防止回路で、複数の
トランジスタＱ７〜Ｑ１ｏ及びダイオードＤＯ〜Ｄｎと
から構成される。 （６）はパワ一段（４）の出力を電
圧増幅段（１）にフィードバックする負帰還回路で、Ｎ
Ｆコンデンサ（７）からなる、（８）は抵抗Ｒ１、コン
デンサＣ１からなる時定数でトランジスタＱｌｌのエミ
ッタ側電源電圧Ｖ ｃｃ２が設定されるフィルター回路
である。
従来例を第３図を参照しながら説明する。同図において
、（１）は入力信号を電圧増幅する電圧増幅段で、２個
のトランジスタＱ１、Ｑｔからなる差動アンプ（２）で
構成されている。（３）は上記電圧増幅段（１）の出力
を電力増幅するプリドライバ段で、２個のトランジスタ
Ｑ８ 、Ｑ４をダーリントン接続することにより構成さ
れる。（４）は上記プリドライバ段（３）で電力増幅さ
れた出力信号をスピーカに送出して該スピーカをドライ
ブするためのパワ一段で、２個のパワートランジスタＱ
６ 、Ｑ６とからなる。（５）は前記プリドライバ段（
３）の前段に設けられたショック音防止回路で、複数の
トランジスタＱ７〜Ｑ１ｏ及びダイオードＤＯ〜Ｄｎと
から構成される。 （６）はパワ一段（４）の出力を電
圧増幅段（１）にフィードバックする負帰還回路で、Ｎ
Ｆコンデンサ（７）からなる、（８）は抵抗Ｒ１、コン
デンサＣ１からなる時定数でトランジスタＱｌｌのエミ
ッタ側電源電圧Ｖ ｃｃ２が設定されるフィルター回路
である。
上記パワーアンプの電源ＯＮ時、ショック音防止回路（
５）のダイオードＤ２〜Ｄｎで、トランジスタＱ８、Ｑ
９、Ｑｌｏからなる充電回路の駆動電圧が決定され、ト
ランジスタＱ９によりプリドライバ段（３）のトランジ
スタＱ８、Ｑ４を強制的にＯＮ状態にしてベース電流を
流す。一方、トランジスタＱ、 、Ｑ９によりＮＦコン
デンサ（７）を強制的に充電し、この充電時間内で上記
トランジスタＱａ 、Ｑ４のＯＮ状態によりパワ一段（
４）の出力レベルをロウレベルにして不動作タイムを設
定する。この時、ショック音防止回路（５）のダイオー
ドＤ２のアノード電位がダイオードＤｏのカソード電位
、即ちＢ点（或いはＡ点）での電位より高い場合にパワ
ー了ンブの構成回路がＯＮすることになる。
５）のダイオードＤ２〜Ｄｎで、トランジスタＱ８、Ｑ
９、Ｑｌｏからなる充電回路の駆動電圧が決定され、ト
ランジスタＱ９によりプリドライバ段（３）のトランジ
スタＱ８、Ｑ４を強制的にＯＮ状態にしてベース電流を
流す。一方、トランジスタＱ、 、Ｑ９によりＮＦコン
デンサ（７）を強制的に充電し、この充電時間内で上記
トランジスタＱａ 、Ｑ４のＯＮ状態によりパワ一段（
４）の出力レベルをロウレベルにして不動作タイムを設
定する。この時、ショック音防止回路（５）のダイオー
ドＤ２のアノード電位がダイオードＤｏのカソード電位
、即ちＢ点（或いはＡ点）での電位より高い場合にパワ
ー了ンブの構成回路がＯＮすることになる。
（シよ゛と る四
ところで上記パワーアンプの電源電圧Ｖｃｃは、その使
用状態に応じてばらつくことがあり、従来のパワーアン
プのショック音防止回路（５）において、ダイオードＤ
２〜Ｄｎによる基準電圧は常に一定であるが、上記電源
電圧Ｖｃｃの変動によって、フィルター回路（８）のト
ランジスタＱｌｌのエミッタ側電源電圧Ｖｃｃ２が変化
する。このトランジスタＱｎのエミッタ側電源電圧Ｖｃ
ｃ２は、抵抗Ｒ，とコンデンサＣ１の時定数で上昇する
が、回路中Ｃ点での電位がＡ点（或いはＢ点）での電位
よりも低くなる時間は前記電源電圧Ｖｃｃの変動により
変化する。即ち、電源電圧Ｖｃｃの変動によってパワー
アンプの不動作タイムにバラツキが発生する０例えば、
この不動作タイムが短くなると、電源ＯＮ時にスピーカ
へノイズが侵入して、ショック音が発生する。一方、上
記不動作タイムが長（なると、電ｓＯＮ時からスピーカ
音発生までの時間が長くなることになって不満をかうこ
ともあった。
用状態に応じてばらつくことがあり、従来のパワーアン
プのショック音防止回路（５）において、ダイオードＤ
２〜Ｄｎによる基準電圧は常に一定であるが、上記電源
電圧Ｖｃｃの変動によって、フィルター回路（８）のト
ランジスタＱｌｌのエミッタ側電源電圧Ｖｃｃ２が変化
する。このトランジスタＱｎのエミッタ側電源電圧Ｖｃ
ｃ２は、抵抗Ｒ，とコンデンサＣ１の時定数で上昇する
が、回路中Ｃ点での電位がＡ点（或いはＢ点）での電位
よりも低くなる時間は前記電源電圧Ｖｃｃの変動により
変化する。即ち、電源電圧Ｖｃｃの変動によってパワー
アンプの不動作タイムにバラツキが発生する０例えば、
この不動作タイムが短くなると、電源ＯＮ時にスピーカ
へノイズが侵入して、ショック音が発生する。一方、上
記不動作タイムが長（なると、電ｓＯＮ時からスピーカ
音発生までの時間が長くなることになって不満をかうこ
ともあった。
それ故に、本発明の目的とするところは、電源電圧の変
動にもかかわらず不動作タイムを一定に保持することを
可能ならしめたパワーアンプを提供するにある。
動にもかかわらず不動作タイムを一定に保持することを
可能ならしめたパワーアンプを提供するにある。
゛ るための
本発明は上記問題点に鑑みて提案されたもので、この問
題点を解決するための技術的手段はパワーアンプのプリ
ドライバ段及びＮＦｌｉの充電回路の前段に差動アンプ
を設け、この差動アンプの出力により上記充電回路を介
してＮＦ段を強制的に充電すると共に、このＮＦ段の充
電時間内でプリドライバ段をカットオフして最終出力段
をロウレベルに設定するようにしたものである。
題点を解決するための技術的手段はパワーアンプのプリ
ドライバ段及びＮＦｌｉの充電回路の前段に差動アンプ
を設け、この差動アンプの出力により上記充電回路を介
してＮＦ段を強制的に充電すると共に、このＮＦ段の充
電時間内でプリドライバ段をカットオフして最終出力段
をロウレベルに設定するようにしたものである。
作１−
上記技術的手段によれば、プリドライバ段及びＮＦ段の
充電回路の駆動回路として差動アンプを設けたことによ
り、電源電圧に依存することなく不動作タイムを設定す
ることが可能となって、電源ＯＮ時に発生するショック
音を軽減すると共に、最適の不動作タイムを得ることが
できて前記問題点も容易に解決し得る。
充電回路の駆動回路として差動アンプを設けたことによ
り、電源電圧に依存することなく不動作タイムを設定す
ることが可能となって、電源ＯＮ時に発生するショック
音を軽減すると共に、最適の不動作タイムを得ることが
できて前記問題点も容易に解決し得る。
実ｌ珂
本発明の一実施例としてパワーアンプの回路構成図を第
１図を参照しながら説明する。同図において、（９）は
、従来と同様、入力信号を電圧増幅する電圧増幅段で、
２個のトランジスタＱｌ 、Ｑ２からなる差動アンプ（
ｌＯ）で構成されている。（１１）は上記電圧増幅段（
９）の出力を電力増幅するプリドライバ段で、２個のト
ランジスタＱ＋Ｉ、Ｑ４をダーリントン接続することに
より構成される。（１２）は２個のトランジスタＱ５、
Ｑｓからなる最終ドライバ段、（１３）は前記プリドラ
イバ段（１１）及び最終ドライバ段（１２）で電力増幅
された出力信号をスピーカ（１４）に送出して該スピー
カ（１４）をドライブするためのパワ一段で、２個のト
ランジスタＱ７ 、Ｑ、とで構成される。 （１５）
はパワ一段（１３）の出力を電圧増幅段（９）にフィー
ドバックするＮＦ段で、ＮＦコンデンサ（１６）からな
る。（１７）はプリドライバ段（１１）の前段に設けら
れたショック音防止回路で、複数のトランジスタで構成
され、プリドライバ段（１１）及びＮＦコンデンサ（１
６）を強制的に充電する充電回路（１８）と、２個のト
ランジスタＱ９、ＱＩＯから構成され、且つ、上記充電
回路（１８）を駆動させるための差動アンプ（１９）と
、抵抗Ｒ１、コンデンサＣ１からなる時定数でトランジ
スタＱ１１のエミッタ側電源電圧Ｖｃｃ２を設定するフ
ィルター回路（２０）とからなる。尚、抵抗Ｒ２〜Ｒ５
は上記差動アンプ（１９）の基準電圧を設定する。
１図を参照しながら説明する。同図において、（９）は
、従来と同様、入力信号を電圧増幅する電圧増幅段で、
２個のトランジスタＱｌ 、Ｑ２からなる差動アンプ（
ｌＯ）で構成されている。（１１）は上記電圧増幅段（
９）の出力を電力増幅するプリドライバ段で、２個のト
ランジスタＱ＋Ｉ、Ｑ４をダーリントン接続することに
より構成される。（１２）は２個のトランジスタＱ５、
Ｑｓからなる最終ドライバ段、（１３）は前記プリドラ
イバ段（１１）及び最終ドライバ段（１２）で電力増幅
された出力信号をスピーカ（１４）に送出して該スピー
カ（１４）をドライブするためのパワ一段で、２個のト
ランジスタＱ７ 、Ｑ、とで構成される。 （１５）
はパワ一段（１３）の出力を電圧増幅段（９）にフィー
ドバックするＮＦ段で、ＮＦコンデンサ（１６）からな
る。（１７）はプリドライバ段（１１）の前段に設けら
れたショック音防止回路で、複数のトランジスタで構成
され、プリドライバ段（１１）及びＮＦコンデンサ（１
６）を強制的に充電する充電回路（１８）と、２個のト
ランジスタＱ９、ＱＩＯから構成され、且つ、上記充電
回路（１８）を駆動させるための差動アンプ（１９）と
、抵抗Ｒ１、コンデンサＣ１からなる時定数でトランジ
スタＱ１１のエミッタ側電源電圧Ｖｃｃ２を設定するフ
ィルター回路（２０）とからなる。尚、抵抗Ｒ２〜Ｒ５
は上記差動アンプ（１９）の基準電圧を設定する。
上記パワーアンプの電源ＯＮ時、ショック音防止回路（
１７）の抵抗Ｒ２、ＲＢと抵抗Ｒ４、Ｒ５とによる基準
電圧の電位差で差動アンプ（１９）のトランジスタＱＩ
Ｇのベース電位が高く設定される。この差動アンプ（１
９）の出力により充電回路（１８）を駆動させて、ＮＦ
コンデンサ（１６）を強制的に充電すると共に、このＮ
Ｆコンデンサ（１６）の充電時間内でプリドライバ段（
１１）のトランジスタＱ８、Ｑ４にベース電流が流れて
パワ一段（１３）の出力レベルをロウレベルに設定し、
不動作タイムを確保してスピーカ（１４）からのショッ
ク音防止を実現する。
１７）の抵抗Ｒ２、ＲＢと抵抗Ｒ４、Ｒ５とによる基準
電圧の電位差で差動アンプ（１９）のトランジスタＱＩ
Ｇのベース電位が高く設定される。この差動アンプ（１
９）の出力により充電回路（１８）を駆動させて、ＮＦ
コンデンサ（１６）を強制的に充電すると共に、このＮ
Ｆコンデンサ（１６）の充電時間内でプリドライバ段（
１１）のトランジスタＱ８、Ｑ４にベース電流が流れて
パワ一段（１３）の出力レベルをロウレベルに設定し、
不動作タイムを確保してスピーカ（１４）からのショッ
ク音防止を実現する。
尚、パワーアンプの通常動作時には、前記差動アンプ（
１９）のトランジスタＱ９のベース電位が高くなるので
、プリドライバ段（１１）及び充電回路（１８）が動作
せず通常動作が可能となる。
１９）のトランジスタＱ９のベース電位が高くなるので
、プリドライバ段（１１）及び充電回路（１８）が動作
せず通常動作が可能となる。
上記不動作タイムは、抵抗Ｒ２、ＲＢと抵抗Ｒ４、Ｒ６
とによる差動アンプ（１９）の基準電圧の電位差により
設定され、上記差動アンプ（１９）のトランジスタＱＩ
Ｏのベース電位が高く設定されている。この時、電源電
圧Ｖｃｃの立上がりは瞬時であるが、フィルター回路（
２０）のトランジスタＱ１１のエミッタ側電源電圧Ｖｃ
ｃ’２は抵抗Ｒ１、コンデンサＣ１の時定数によって決
定される。即ち、トランジスタＱｌｌのエミッ又、差動
アンプ（１９）のトランジスタＱ １０のべ差動アンプ
（１９）のトランジスタＱ９のベース又、ＶｃｃｌはＶ
ｃｃ ＶＢＥＱｌｌ （定常状態）であ故に上記ト
ランジスタＱ９のベース電位はＶｅ ｏ、 ＝ （Ｖ
ｃｃ−ｖｌｌＥａｌｌ ） （１−ｆ３ ’＋’
）Ｒ，＋Ｒ。
とによる差動アンプ（１９）の基準電圧の電位差により
設定され、上記差動アンプ（１９）のトランジスタＱＩ
Ｏのベース電位が高く設定されている。この時、電源電
圧Ｖｃｃの立上がりは瞬時であるが、フィルター回路（
２０）のトランジスタＱ１１のエミッタ側電源電圧Ｖｃ
ｃ’２は抵抗Ｒ１、コンデンサＣ１の時定数によって決
定される。即ち、トランジスタＱｌｌのエミッ又、差動
アンプ（１９）のトランジスタＱ １０のべ差動アンプ
（１９）のトランジスタＱ９のベース又、ＶｃｃｌはＶ
ｃｃ ＶＢＥＱｌｌ （定常状態）であ故に上記ト
ランジスタＱ９のベース電位はＶｅ ｏ、 ＝ （Ｖ
ｃｃ−ｖｌｌＥａｌｌ ） （１−ｆ３ ’＋’
）Ｒ，＋Ｒ。
ここで電源電圧Ｖｃｃ投入時、ＶＢ Ｇ？ ＜ＶＢ
Ｑｌ。
Ｑｌ。
であり、これがＶ ８ Ｑ ｇ 〉Ｖ １Ｂ Ｑ （
６となる時間と考えられるから、不動作タイムは になるまでの時間である。即ち、 であり、不動作タイムは電源電圧Ｖｃｃに依存しないこ
とが明らかである。また、第２図は電源電圧Ｖｃｃの変
動に対する差動アンプ（１９）のトランジスタＱ９ 、
Ｑｔｅのベース電位の変動を表したものであり、同図に
示すように、例えばＶｃｃ壬６ｖ時の不動作タイムとＶ
ｃｃ＝２０Ｖ時の不動作タイムとが同一時間であること
が明らかである。
６となる時間と考えられるから、不動作タイムは になるまでの時間である。即ち、 であり、不動作タイムは電源電圧Ｖｃｃに依存しないこ
とが明らかである。また、第２図は電源電圧Ｖｃｃの変
動に対する差動アンプ（１９）のトランジスタＱ９ 、
Ｑｔｅのベース電位の変動を表したものであり、同図に
示すように、例えばＶｃｃ壬６ｖ時の不動作タイムとＶ
ｃｃ＝２０Ｖ時の不動作タイムとが同一時間であること
が明らかである。
発１坏υ九展
本発明によれば、電源電圧に依存することなく不動作タ
イムを設定することができるため、上記電源電圧が変動
しても不動作タイムを一定に保持することが可能となる
。その結果、スピーカから発生するショック音を軽減す
ることができると共に最適の不動作タイムを得ることが
できて音響マニア等より不満をかうこともなくなり、商
品価値大なるパワーアンプを提供することができる。
イムを設定することができるため、上記電源電圧が変動
しても不動作タイムを一定に保持することが可能となる
。その結果、スピーカから発生するショック音を軽減す
ることができると共に最適の不動作タイムを得ることが
できて音響マニア等より不満をかうこともなくなり、商
品価値大なるパワーアンプを提供することができる。
第１図は本発明の一実施例を示す概略構成回路図、第２
図は電源電圧に対する差動アンプのトランジスタＱ９
、ＱＩＯのベース電位を示す特性図である。第３図はパ
ワーアンプのショック音防止回路の従来例を示す概略構
成回路図である。 （１１）−プリドライバ段、（１５）・・・−ＮＦ段、
（１６）・−・−Ｎ２３７７７号、（１７）−・−・シ
ョック音防止回路、（１Ｂ）−充電回路、（１９）・−
差動アンプ。
図は電源電圧に対する差動アンプのトランジスタＱ９
、ＱＩＯのベース電位を示す特性図である。第３図はパ
ワーアンプのショック音防止回路の従来例を示す概略構
成回路図である。 （１１）−プリドライバ段、（１５）・・・−ＮＦ段、
（１６）・−・−Ｎ２３７７７号、（１７）−・−・シ
ョック音防止回路、（１Ｂ）−充電回路、（１９）・−
差動アンプ。
Claims (1)
- （１）パワーアンプのプリドライバ段及びＮＦ段のショ
ック音防止用充電回路の前段に差動アンプを設け、この
差動アンプの出力により上記充電回路を介してＮＦ段を
強制的に充電すると共に、このＮＦ段の充電時間内でプ
リドライバ段をカットオフして最終出力段をロウレベル
に設定するようにしたことを特徴とするパワーアンプの
ショック音防止回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60218480A JPH0680987B2 (ja) | 1985-09-30 | 1985-09-30 | パワ−アンプのシヨツク音防止回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60218480A JPH0680987B2 (ja) | 1985-09-30 | 1985-09-30 | パワ−アンプのシヨツク音防止回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6277708A true JPS6277708A (ja) | 1987-04-09 |
| JPH0680987B2 JPH0680987B2 (ja) | 1994-10-12 |
Family
ID=16720588
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60218480A Expired - Lifetime JPH0680987B2 (ja) | 1985-09-30 | 1985-09-30 | パワ−アンプのシヨツク音防止回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0680987B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3011210U (ja) * | 1994-11-16 | 1995-05-23 | 藤壺技研工業株式会社 | 排気管連結用継ぎ手構造 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4841653A (ja) * | 1971-09-27 | 1973-06-18 |
-
1985
- 1985-09-30 JP JP60218480A patent/JPH0680987B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4841653A (ja) * | 1971-09-27 | 1973-06-18 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0680987B2 (ja) | 1994-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0473166B1 (en) | Amplifying circuit | |
| JPS6212691B2 (ja) | ||
| US5148115A (en) | Load connection state detector circuit | |
| JPS6277708A (ja) | パワ−アンプのシヨツク音防止回路 | |
| US4206419A (en) | Power amplifier | |
| JPS6019166B2 (ja) | プツシユプル電力増幅器 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JP3462579B2 (ja) | 増幅回路 | |
| JPS5921109A (ja) | 定電流出力特性を有するパワ−アンプ | |
| JPS6314489Y2 (ja) | ||
| JPH0145150Y2 (ja) | ||
| JPH0513047Y2 (ja) | ||
| JP4766732B2 (ja) | オーディオアンプのバイアス回路 | |
| JPH0611090B2 (ja) | ショック音防止回路 | |
| JPH10163769A (ja) | 電力増幅器 | |
| JP2762333B2 (ja) | 増幅回路及び信号増幅ｉｃ | |
| JP2697006B2 (ja) | 出力回路 | |
| JPS5853207A (ja) | 高電圧演算増巾器 | |
| JPH0352024Y2 (ja) | ||
| JP2735683B2 (ja) | スピーカアンプ回路 | |
| JP3505325B2 (ja) | Ｂｔｌ増幅回路 | |
| JPS6042644B2 (ja) | 電力増幅器 | |
| JPH0722899Y2 (ja) | ミュ−ティング回路 | |
| JPH03211969A (ja) | ブランキング回路 | |
| JP3309878B2 (ja) | アンプ |