JPS6279670A - シリコンゲ−トｍｏｓ半導体集積回路の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、電気的に良好でかつ表面形状のなだらかなシ
リコンゲートＭ　ＯＳ半導体集積回路の製造方法に関す
るものである。

（従来の技術） 従来のシリコン半導体における直接接触孔の形成方法に
は、特開昭５１−５１２７９号公報に開示されるものが
あり、第２図（ａｌないしｔｃ＋は該公報による半導体
集積回路の製造方法を説明するための工程図である。第
２図（ａｒないしくＣ）において、１は多結晶シリコン
、２（よ厚いＰＡ酸化膜、３は薄い熱酸化膜、４ば多結
晶シリコン１を通して不純物が拡散された拡散領域、５
はシリコン基板に形成された溝、６及び７は直接シリコ
ン基板上にス純物が拡散された領域、８は多結晶シリコ
ン］のマスク合わせ余裕、１１はシリコン基板である。

この図面に基づいて従来の半導体ＲＲ’Ｊ回路の製造方
法を既述すると、先づ、シリコン基板１１を選択酸化し
デバイスを形成する部分のシリコン基板】１表面を露出
した後に、薄い（約３００人）の熱酸化膜３を形成する
。次に、この薄い熱酸化膜３ｒ！！多結晶ンリコンバク
シ幅より太き・（選択的にエッチジグして直接接触孔を
設け、続いてＣＶＤ法により全面に多結晶シリコシ１層
（約３０００〜５０００人）を形成する。

次に、多結晶シリコン１層の全表面に不純物（例えばリ
ン）を熱拡散しく条件は濃度１×１０２０〜５　Ｘ　１
０　／ｃｉ、温度約９００℃、時間約２０分）、基板シ
リコシと反対導電型の不純物拡散領域４を形成する。以
後説明を簡略にするために、基板はＰ！！ｉ！！、拡散
層は、Ｎ型とする。以上までの状態を示したものが第２
図（ａｒである。

しかる後に多結晶シリコシ１のエツチングおよび該多結
晶シリコン１をマスクとして薄い熱酸化膜３のエンチン
グを連続して施し、第２図（ｂｌに示すように、不純物
を拡散すべき領域のシリコン基板１１面を露出し、同時
にシリコンゲート電極及びシリコン配線層を形成する。

次に、全表面に熱酸化膜（約２００人）を形成し、該熱
酸化膜を通してＮ型不純物拡散を行し）、第２図ｆｃ］
のようにソース・ドレイン領域６，７が形成される。こ
の後、気相成長酸化膜を全面に付着し、配線用接触部の
選択エッチレグを行い、配線用アルミニウムの全面蒸着
及び選択エツチングにより最終構造を得る。

（発明が解決しようとする問題点） しかしながらす上述へた方法では、拡散領域４と拡散領
域６を電気的に導通させるためには、マスク合わせ余裕
８が必要であり、多結晶シリコン１をエツチングしてい
る際には、シリコン基板１１の表面が部分的に第２図（
ｂ′）の４の領域で露出している構造となっている。ま
た、多結晶シリコンと基板シリコンのエツチング選択性
は一般に極めて乏しいこととエツチング終点間際では多
結晶シリコンの被エツチング量が減少することにより、
シリコン基板１１のエツチング速度が速くなり、このた
め露出部分のシリコン基板１１はかなり深くエツチング
され、ときには、１．０層程度の溝が形成されてしまう
。この溝の上にアルミニウム配線を形・３した場合、段
差のためアルミニウム配線（ζ［“　ｂが生し易くなる
。さらに、Ｎ型不純物が前ｉＸＬ討側面側面散されにく
くなり、電気的な導通が劣化すること、あるし）は第２
図ＦＣ＋の５で示すように、Ｎ型拡散領域の接合底面が
大きくなり、接合容量が増大し電気的に良好な特性が得
られないという問題もあった。

この発明は、以上述へたノリコン基板１１に形成される
溝に起因するアルミニウム配線の断線、電気抵抗の増大
、接合容量の増大等の問題点を除去し、電気的に良好で
信頼性の高い半導体集積回路の製造方法を提供すること
を目的とする。

（問題点を解決するための手段） この発明はンリコシゲートＭＯ５半導体集積回路の製造
方法において、多結晶ンリコシ層とシリコン基板とが直
接接触する部分より広く、基板と反対導電型の拡散領域
を予め形成しておくことにより、多結晶ンリコシ層の内
側に直接接触孔を形成した場合にも、１″ＩｊＪ記多結
晶シリコン層と前記拡散層との間の電気的導通を保つこ
とができるようにしたものである。

（作　用） この発明では上記のように、直接接触孔を内に包摂する
形で、より広い拡散領域を形成したため、多結晶ノリコ
ン層をエツチングする際に、シリコン基板の露出部分が
完全になくなり、シリコン基板に深い溝が形成されろこ
とを防止し得る。

（実施例） 以下、この発明の一実施例について、図面に基づき説明
する。第１図（ａｌないしｔｅｌはこの発明の製造方法
を示す工程図であり、これらの図におし）で、第２図（
ａｌなシ）シ（ｃ）と同一部分は同一符号を付して述べ
ることにする。

先づ、Ｐ型シリコン基板１１を準備し、従来の製造方法
と同様に、該シリコン基板１１を選択酸化しフィールド
絶縁膜となる厚い熱酸化膜２を形成し、デバイスを形成
する部分についてはシリコン基板１１表面を露出した後
に、薄い熱酸化膜３（約３００人厚）を形成する。

次に、ウェハ全面にホトレジスト（約１〜２μ厚）をコ
ーティングし、後の工程て多結晶シリコン１が直接接触
すべき領域よりも大きく、該ホトレジスト１２に開孔部
を形成する。このとき、後にＭＯＳ型）・ランジスタあ
るいはＭＯＳ型キャパシタを形成する部分も同時に開孔
しておくことも可能であり、この工程でホトし・シスト
１２に開孔部を設けておくと、その部分のＭＯＳ型１−
ランジスタは所謂デプレソシヲン型となる。

次に、ホトレジスト１２をマスクとしてイオンインブラ
ンテーノヨン法によりＮ型不純物（例丸ばヒ素）をシリ
コン基板１１に注入し、拡散領域９．１０を形成する。

このとき不純物注入量は通常　５　Ｘ　１０”〜３　Ｘ
　１０　”／ｃ＋＋？程度を用いる（第１図（ａｉ参照
）。

次に、イオン注入のマスクとして用いたホトレじスト１
２を除去した後、薄い熱酸化膜３を緩衝フッ酸液により
選択的に除去し、シリコン基板１１が底面に露出する直
接接触孔を形成する。該直接接触孔は、後に形成される
多結晶シリコン１のパタン幅よりも小さく選択エツチン
グされろ。

次に、従来方法と同じ＜　ＣＶＤ技術を用い、全面に多
結晶シリコン１層（約３０００〜５０００八属）を形成
し、該多結晶シリコン１層表面に高濃度のＮ型不純物（
例えばリン）を熱拡散する。

（条件は、濃度Ｉ　Ｘ　１０　〜５　Ｘ　１０　／ｃｒ
＆、　温度９００℃、時間約２０分）。この際、前記直
接接触孔下においては所望深さのＮ型不純物拡散層４が
形成される（第１図（ｂｌ参照）っ 次に、ドープされた前記多結晶シリコン１腎全ドライエ
ツチングにより選択的に除去し、シリコンデー１−電極
及びシリコン配線層を形成する。さらに、残存した多結
晶シリコン１層をマスクとして、露出した薄い熱酸化膜
３を咽部フッ酸液て除去し、シリコン基板１１表面を露
出する。この２種のエソチング工程において、シリコン
基板１１は、多結晶シリコン１または熱酸化膜で完全に
覆われているため、従来の製造方法のような溝が形成さ
れることはない（第１図ｔｅｌ参照）。

次に、従来の工程と同様にして約９００℃、０２雰囲気
中て熱酸化膜１３（約２００へ属）を形成し、Ｎ型不純
物例えばヒ素をイオン注入してソース・；ζレイン領域
６，７を形成する（第１図［ｄｌ参照）。この後、ＰＳ
Ｇ膜１４（４０００〜１００００人厚）をＣＶＤ技術へ
属り全面に付着し、配線用接触部の選択エツチングを行
い、配線用アルミニウム１５　（約１００００八属）の
蒸着及び選択エツチングにより最終構造を得る（第１図
（ｅ）参照）。

（発明の効果） 以上説明したように本発明によれば、多結晶シリコンの
シリコン基板への直接接触部分を内側ζこ包摂するよう
に相対的に広い拡散領域を予め形成しておき、直接接触
孔を多結晶シリコンで覆うことができるようにしである
ため、後に多結晶シリコンをエツチングする際に、シリ
コン基板に深い溝が形成されることを完全に防止し得る
。従って、ｊ１４　ニオける段差に起因するアルミニウ
ム配ｔＪＩ（７）　断線、あるいは多結晶シリコンと基
板拡散層との導通不良、接合容量の増大といった欠点を
除去することが可能となり、半導体集積回路の信頼性向
上が期待できる。

【図面の簡単な説明】

第１図ｔｅｌないしｔｅｌは本発明の製造方法を示す工
程図、第２図（ａｌないしくＣ）（ま従来の製造方法を
示す工程図、第２図（ｂ′）はマスク合わせ余裕を示す
平面図である。 １　多結晶シリコン、２　厚い熱酸化膜、３薄い熱酸化
膜、　　４，６，７，９，１０・拡散領域、５　溝、１
１・・シリコン基板、１２　ホトレジスト、１３　熱酸
化膜、１４−　Ｐ　Ｓ　Ｇ膜、１５　配線用アルミニウ
ム。 手続補正書（方式） 昭和６１年４月２４日

Claims (1)

1. 【特許請求の範囲】 イ）多結晶シリコン層とシリコン基板とが導通する直接
   接触孔を形成するシリコン基板領 域に、予め基板と反対導電型の拡散領域を 形成する工程と、 ロ）前記拡散領域内に包摂される大きさを有する直接接
   触孔を形成する工程と、 ハ）シリコン基板全面に多結晶シリコン層を積層する工
   程と、 ニ）前記多結晶シリコン層を通して、直接接触孔下部に
   基板と反対導電型の拡散領域を形 成する工程と、 ホ）前記直接接触孔を完全に覆う形で多結晶シリコン配
   線パタンを形成する工程と、 ヘ）その後、絶縁層、ソース・ドレイン領域、上部配線
   を形成する工程と、 を順次行うことを特徴とするシリコンゲートＭＯＳ半導
   体集積回路の製造方法。