JPS6281065A - 薄膜トランジスタ - Google Patents

薄膜トランジスタ

Info

Publication number
JPS6281065A
JPS6281065A JP60221667A JP22166785A JPS6281065A JP S6281065 A JPS6281065 A JP S6281065A JP 60221667 A JP60221667 A JP 60221667A JP 22166785 A JP22166785 A JP 22166785A JP S6281065 A JPS6281065 A JP S6281065A
Authority
JP
Japan
Prior art keywords
electrode
semiconductor layer
thin film
film transistor
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60221667A
Other languages
English (en)
Inventor
Shigeo Aoki
茂雄 青木
Yasuhiro Ukai
育弘 鵜飼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hosiden Electronics Co Ltd
Original Assignee
Hosiden Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hosiden Electronics Co Ltd filed Critical Hosiden Electronics Co Ltd
Priority to JP60221667A priority Critical patent/JPS6281065A/ja
Priority to EP86113674A priority patent/EP0217406B1/en
Priority to DE8686113674T priority patent/DE3685623T2/de
Priority to AT86113674T priority patent/ATE77177T1/de
Priority to KR1019860008313A priority patent/KR900000066B1/ko
Publication of JPS6281065A publication Critical patent/JPS6281065A/ja
Priority to US07/222,296 priority patent/US4864376A/en
Priority to US07/399,141 priority patent/US5061648A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6731—Top-gate only TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6746—Amorphous silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H10D64/0111—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors
    • H10D64/0113—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors the conductive layers comprising highly doped semiconductor materials, e.g. polysilicon layers or amorphous silicon layers

Landscapes

  • Liquid Crystal (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明は例えば特に大市債高精細なアクティブ液晶表
示素子の各表示電極を選択するためのスイッチ素子に適
する薄膜トランジスタ（二関するものである。
「従来の技術」 まず従来のアクティブ液晶表示素子を第５図を参照して
説明する。ガラスのような透明基板１１及び１２が近接
対向して設けられ、その周縁部にはスペーサ１３が介在
され、これら透明基板１１゜１２間に液晶１４が封入さ
れている。一方の透明基板１１の内面に表示電極１５が
複数形成され、これら各表示電極１５に接してそれぞれ
スイッチング素子として薄膜トランジスタ１６が形成さ
れ、その薄膜トランジスタ１６のドレインは表示電極１
５に接続されている。これら複数の表示電極１５と対向
して他方の透明基板１２の内面に透明な共通電極１７が
形成されている。
表示電極１５は例えば画素電極であって第６図に示すよ
うに、透明基板１１上に正方形の表示電極１５が行及び
列に近接配列されており、表示電極１５の各行配列と近
接し、かつこれに沿ってそれぞれダートバス１８が形成
され、また表示電極１５の各列配列と近接してそれに沿
ってソースパス１９がそ゛れぞれ形成されている。これ
ら各ダートパス１８及びソースパス１９の交差点におい
て薄膜トランジスタ１６が設けられ、各薄膜トランジス
タ１６のダートは両パスの交差点位置においてゲートパ
ス１８に接続され、各ソースはソースパス１９にそれぞ
れ接続され、更に各ドレインは表示電極１５に接続され
ている。
これらケ０−トパス１８とソースパス１９との各一つを
選択してそれら間に電圧を印加し、その電圧が印加され
た薄膜トランジスタ１６のみが導通し、その導通した薄
膜トランジスタ１６のドレインに接続された表示電極１
５に電荷を蓄積して表示電極１５と共通電極１７との間
の液晶１４の部分においてのみ電圧を印加し、これによ
って表示電極１５の部分のみを光透明或は光遮断とする
ことによって選択的な表示を行う。この表示電極１５に
蓄積した電荷を放電させることによって表示を消去させ
ることができる。
薄膜トランジスタ１６は従来においては例えば第６図及
び第８図に示すように構成されていた。
即ち透明基板１１上に表示電極１５とソース・々ス１９
とがＩＴＯのような透明導電膜によって形成され、表示
電極１５及びソースパス１９の互に平行近接した部分間
にまたがってアモルファスシリコンのような半導体層２
１が形成され、更にその上窒化シリコンなどのダート絶
縁膜２２が形成される。このケ°−ト絶縁膜２２上にお
いて半導体層２１を介して表示電極１５及びノースパス
１９とそれぞれ一部重なってダート電極２３が形成され
る。
ダート電極２３の一端はダートバス１８に接続される。
このようにしてｒ−）電極２３とそれぞれ対向した表示
電極１５、ソース・マス１９はそれぞれドレイン電極１
５ａ、ソース電極１９ａを構成し、これら電極１５ａ、
１９ａ、半導体層２１、ダート絶縁膜２２、ｒ−）電極
２３によって薄膜トランジスタ１６が構成される。デー
ト電極２３及びゲートパス１８は同時に形成され、例え
ばアルミニウムによって構成される。
なお半導体層２２は光が当ると導電性を示すいわゆる光
導電効果を持つため、その薄膜トランジスタ１６が不導
通の時に外部から光が半導体層２２に入射されるとオフ
抵抗が小さくなり、トランジスタ１６のオンオフ比が低
下する。このため第８図に示すように透明基板１１に半
導体層２２と対向して遮光層２５が形成され、遮光層２
５上だ保護層２６が形成され、その保護層２６上にドレ
イン電極１５ａ、ソース電極１９ａなどが形成されてい
る。またドレイン電極１５ａ及びソース電極１９ａと半
導体層２２とのオーミック接触を良好にするためｎプラ
スのオーミック接触層２７．２８がそれぞれ形成され、
その上に半導体層２２が形成されている。更に液晶に対
する保護のためにダート電極２４上に全体を覆って保護
層２９が形成されている。
「発明が解決しようとする問題点」 表示画面の大きい液晶表示素子とするとそのソースパス
１９及びゲートパス１８の長さが長くなり、また精細な
表示をするには表示電極１５の分布密度を大とする必要
がちシ、従って何れの場合においてもソースパス１９の
長さが長くなり、かつ薄膜トランジスタ１６及び表示電
極１５の分布密度を高くする必要がある。このようにす
ると選択されたソースパス１９の電源に近い側と離れた
側とで電圧降下により電圧が異ガリ、このためその選択
された表示電極に対する印加電圧が場所によって異なっ
て、全体として輝度傾斜が生じ、つまシミ源から離れる
に従って輝度が低下する。このような点からソースパス
１９の厚さを十分厚くすることが好ましい。つまりソー
スパス１９の厚さを十分厚くしてその抵抗値を小さくし
、表示面の全面にわたって同一輝度が得られるようにす
ることが好ましい。
また半導体層２２の光導電効果にもとすき外部の光によ
って薄膜トランジスタが影響されないようにするては半
導体層２２をなるべく薄くした方がよい。ところで従来
においては電極１５８゜１９ａとなるべき透明導電膜を
形成し、更にオーミック接二゛蝙層；２７．ｚｓとなる
べきｎプラス層を形成し、その後エツチングによって所
定の形状として表示電極１５やソースパス１９を形成し
ていた。その際に高密度のパタンを得るため、横方向の
エンチングが少なく、基板１１に対して垂直方向のエツ
チングのみが主として行われるような異方性エツチング
処理を行っていた。従ってソースパス１９の側面は基板
１１と垂直であり、ソースパス１９の厚さを十分厚くす
ると、パス１９の側面に対し半導体層２２が良好に付着
しなくなるため、半導体層２２の厚さもある程度以上必
要とし、従来においては例えば１０００Ｘ位の厚さを必
要としていた。このように半導体層２２の厚さが比較的
厚いため、光による光導電効果が薄膜トランジスタに大
きく影響していた。このため第８図について述べたよう
に遮光層２５を必要としており、それだけ製造工程が複
雑となっていた。また小形化するに従ってオーミック接
触層２７．２８の幅が狭くなり、それだけこれら電極１
５ａ、１９ａと半導体層２２とのオーミック接触が良好
なものとならなかった。このため薄膜トランジスタ１６
のドレイン電圧対ドレイン電流特性にオフセットがあり
、ドレイン電圧をある程度以上大きくしないとドレイン
電流が流れ始めない。従って階調表示を行う場合に制御
範囲が狭いものとなっていた。
「問題点を解決するための手段」 この発明によればソース電極とドレイン電極との対向す
る側面はそれぞれテーパ面とされて、そのテーパ面の全
面にわたってオーミック接触層が形成され、そのオーミ
ック接触層を介して半導体層が形成されている。このよ
うにドレイン電極、ソース電極の対向側面はテーノや面
となっているため、その上に形成される半導体層を薄く
、例えば、５００Ｘ以下、１００乃至２００Ｘ、つまシ
従来の１０分の工程度にすることができ、従って半導体
層の抵抗を十分高くすることができ、また薄いため光導
電効果によるオフ時の抵抗を十分高くすることができる
。
またドレイン電極及びソース電極としてリン又はホウ素
を含む透明電極を用いると、半導体層を例えばプラズマ
ＣＶＤ法によって形成する際に、そのリンやホウ素が透
明電極から析出して半導体層に拡散し、ドレイン電極、
ソース電極と接触する部分の全面にｎプラス層或いはｐ
ブラフ層のオーミック接触層が自動的に得られる。しか
もこれら透明電極のインジュウムや錫などが半導体層に
浸入するのが、そのリン或いはホウ素との結合によって
阻止され、良好な半導体層が得られる。
「実施例」 第１図はこの発明による薄膜トランジスタの実施例を示
し、第８図と対応する部分には同一符号を付しである。
この発明においてはドレイン電極１５ａ、ソース電極１
９ａの対向側面はチーｉｅ面３１．３２とされている。
このテーパ面３１　、３２は例えば、透明導電膜を形成
した後、その透明導電膜をエツチングして表示電極１５
、更にソースパス１９を形成する際に、等方性エツチン
グを施すことにより形成する。つまりそのエツチングは
基板１１に対して垂直方向と水平方向とに同一速度で行
われ、このチーツク面３１．３２はそれぞれ基板１１に
対し４５°程度のものとなる。
このテーパ面３１．３２の少くとも全面におい−て例え
ばｎプラスのオーミック接触層２７　、２８が形成され
、更にその上に半導体層２２がアモルファスシリコンに
よって形成される。この上にダート絶縁膜２３、ｒ−）
電極２４を形成し、更に保護層２９を形成する。
オーミック接触層２７．２８としては表示電極１５、ソ
ースパス１９を形成した後、ｎプラス層を全面にわたっ
て形成し、そのｎプラス層を所定のパタンにエツチング
処理した後、半導体層２２を形成してもよいが、次のよ
うにするのが好ましい。すなわち電極１５、ソースパス
１９として例えばＩＴＯ（酸化インジウム及び酸化錫）
や酸化錫などが用いられるが、これら透明電極として、
例えばリンを含んだものを用いる。このようにリンを含
んだものを用いるとオーミック接触層２７゜２８のみを
形成するための工程を設けることなく半導体層２２を電
極１５ａ、１９ａ上に例えば基板１１を２００℃乃至３
００℃程度とし、プラズマＣＶＤ法により直接形成する
。その際に電極１５ａ。
１９ａ中のリンが析出し、これが半導体層２２に拡散し
、ｎプラスのオーミック接触層３１．３２が電極１５ａ
、１９ａとの接触面に自動的に得られる。しかもこの場
合は透明電極１５ａ、１９ａ中のインジュウムや錫など
がその透明電極中のリンと結合して析出し難くなり、イ
ンソユウムや錫が半導体層２２に拡散して悪影響を及ぼ
すおそれもない。
このようにこの発明においてはドレイン電極１５ａ、ソ
ース電極１９ａの対向側面はチー１８面３１．３２とさ
れているため、半導体層２２を十分薄く、例えば１００
乃至２００Ｘ程度にしても、その電極１５ａ、１９ａと
の対接面に全面にわたり良好に接触する。このように半
導体層２２を薄くすると、その抵抗値が大きくなり、薄
膜トランジスタのオフ抵抗が外部の光によって影響され
難く、大きなオフ抵抗が得られ、遮光層２５を省略する
ことができる。
またオーミック接触層２７．２８がこのチー１８面３１
．３２の全面にわたって形成され、十分な面積をもって
半導体層２２と電極１５ａ、１９ａとをオーミック接触
させることができ、このためドレイン電圧対ドレイン電
流特性は第２図に実線で示すようにオフセットのない良
好なものとなる。
従来においては点線で示すようにオフセットがあり、し
かも最大ドレイン電流もこの発明によるものよりも小さ
なものであった。従ってそれだけ従来のものよりも高速
度で表示電極に対し電流を供給することができ、高速動
作が可能となり、かつオフセットがないために階調表示
の場合、その制御範囲が広く、かつ十分きめ細かに行う
ことが可能となる。
薄膜トランゾスタのゲート電圧をＩＯＶ、ドレイン電圧
を５ｖとした時のＯＮ電流は第３図のように半導体層２
２の厚さに余り関係なく一定であるが、ＯＦＦ電流はダ
ート電圧Ｏｖ１　ドレイン電圧５ｖで、薄膜トランジス
タの半導体層２２の厚さにより、また外来光によって変
化する。この発明では半導体層２２の厚さを例えば５０
０に即ちｏ、ｏｓミクロン以下にすることができ、従来
は薄くても０．１ミクロンつまり１００ＯＸ位必要とし
た場合と比べてオフ電流を著しく少なくすることができ
る。このため第４図に示すようにデート電圧に対するド
レイン電流の変化は、半導体層２２の厚さが０．０３μ
ｍ、チャネル長が１０ミクロン、チャネル幅が１００ミ
クロンの場合において外部の光が０の場合は実線４１に
示すように著しく小さなドレイン電流であり、１０，０
００ルツクスの外来光がある状態において遮光層２５を
設けない場合においても点線４２のようにドレイン電流
は可成シ小さく、十分なオンオフ比が得られることが判
る。なお外来光が１００，０００ルツクスの場合は遮光
層を設けて点線４３のようなドレイン電流特性となる。
「発明の効果」 以上述べたようにこの発明の薄膜トランジスタによれば
、ドレインパス１９の厚さを十分厚く、例えば１００Ｏ
Ｘ程度以上にすることもでき、従ってドレインパス１９
の抵抗が小さく、広い面積の表示素子としても輝度・が
傾斜することなく、全面でほぼ一様な輝度が得られる。
しかもドレイン電極及びソース電極の対向面がテーパ面
となってぃるため半導体層２２の厚さを十分薄くするこ
とができ、遮光層を設けなくても十分なオンオフ比が得
られ、かつ広い面積で半導体層と電極１５ａ。
１９ａとをオーミック接触させることができ、オフセッ
トがなく、階調表示を細かくかつ幅広く行うことができ
る。更にドレイン電流も大きく、それだけ高速動作が可
能である。
また前述したように電極１５ａ、１９ａとしてリン又は
ホウ素を含むものを用いることによって良好なオーミッ
ク接触層２７．２８をそのための工程を行うことなく、
得ることができる。テーパ面３１．３２を形成するが、
このために工程が増加することなく、電極形成のだめの
エツチングを等方性のドライエツチング、又はウェット
エツチングによればよく、特殊な処理をする必要はない
。
ナオｆ−ｄ’ｉ３１　、３２を形成するがチャネル面積
は従来のものと同一にすることができ、つまりチャネル
長を小さくすることができる。
【図面の簡単な説明】
第１図はこの発明による薄膜トランジスタの一例を示す
断面図、第２図は薄膜トランジスタのドレイン電圧、ド
レイン電流特性図、第３図は半導体層の厚さに対するド
レイン電流特性図、第４図はケ゛−ト電圧に対するドレ
イン電流特性図、第５図は液晶表示素子の断面の一部を
示す図、第６図は液晶表示素子の表示電極と薄膜トラン
ジスタとケ゛−トハス、ソースパスの関係を示す回路図
、第７図はその一部の平面図、第８図は第７図のＡＡ線
拡大断面図である。 １１：透明基板、１５ａニドレイン電極、１９ａ：ソー
ス電極、２２：半導体層、２３：ケ゛−ト絶縁膜、２４
：ブート電極、２７　、２８　ニオ−ミック接触層、３
１，３２：テーパ面。

Claims (4)

    【特許請求の範囲】
  1. （１）ドレイン電極とソース電極とが互いに分離されて
    設けられ、これらドレイン電極及びソース電極間にわた
    つて一部重なつて半導体層が形成され、その半導体層上
    にゲート絶縁膜が形成され、そのゲート絶縁膜上にゲー
    ト電極が形成された薄膜トランジスタにおいて、 上記ドレイン電極及びソース電極の対向側面はそれぞれ
    テーパ面とされ、これらテーパ面の全面にわたつてオー
    ミック接触層を介して上記半導体層が形成されているこ
    とを特徴とする薄膜トランジスタ。
  2. （２）上記ドレイン電極及びソース電極の対向側面のテ
    ーパ面は上記ゲート電極側に近ずくに従って互の間隔が
    大となるテーパ面であることを特徴とする特許請求の範
    囲第１項記載の薄膜トランジスタ。
  3. （３）上記ドレイン電極及びソース電極はそれぞれ透明
    電極であることを特徴とする特許請求の範囲第１項記載
    の薄膜トランジスタ。
  4. （４）上記透明電極にリン、ひ素、アンチモン、ビスマ
    スなどの５族元素又はホウ素、アルミニウム、ガリウム
    などの３族元素を含むことを特徴とする特許請求の範囲
    第３項記載の薄膜トランジスタ。
JP60221667A 1985-10-04 1985-10-04 薄膜トランジスタ Pending JPS6281065A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP60221667A JPS6281065A (ja) 1985-10-04 1985-10-04 薄膜トランジスタ
EP86113674A EP0217406B1 (en) 1985-10-04 1986-10-03 Thin-film transistor and method of fabricating the same
DE8686113674T DE3685623T2 (de) 1985-10-04 1986-10-03 Duennfilmtransistor und verfahren zu seiner herstellung.
AT86113674T ATE77177T1 (de) 1985-10-04 1986-10-03 Duennfilmtransistor und verfahren zu seiner herstellung.
KR1019860008313A KR900000066B1 (ko) 1985-10-04 1986-10-04 박막트랜지스터 및 그 제조방법
US07/222,296 US4864376A (en) 1985-10-04 1988-07-22 Thin-film transistor and method of fabricating the same
US07/399,141 US5061648A (en) 1985-10-04 1989-08-28 Method of fabricating a thin-film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60221667A JPS6281065A (ja) 1985-10-04 1985-10-04 薄膜トランジスタ

Publications (1)

Publication Number Publication Date
JPS6281065A true JPS6281065A (ja) 1987-04-14

Family

ID=16770376

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60221667A Pending JPS6281065A (ja) 1985-10-04 1985-10-04 薄膜トランジスタ

Country Status (1)

Country Link
JP (1) JPS6281065A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04505832A (ja) * 1990-10-05 1992-10-08 ゼネラル・エレクトリック・カンパニイ 改良されたソース／ドレイン接点を持つ薄膜トランジスタ構造

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5721867A (en) * 1980-06-02 1982-02-04 Xerox Corp Planar thin film transistor array and method of producing same
JPS5759355A (en) * 1980-09-26 1982-04-09 Fujitsu Ltd Manufacture of semiconductor device
JPS59181064A (ja) * 1983-03-31 1984-10-15 Toshiba Corp 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5721867A (en) * 1980-06-02 1982-02-04 Xerox Corp Planar thin film transistor array and method of producing same
JPS5759355A (en) * 1980-09-26 1982-04-09 Fujitsu Ltd Manufacture of semiconductor device
JPS59181064A (ja) * 1983-03-31 1984-10-15 Toshiba Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04505832A (ja) * 1990-10-05 1992-10-08 ゼネラル・エレクトリック・カンパニイ 改良されたソース／ドレイン接点を持つ薄膜トランジスタ構造

Similar Documents

Publication Publication Date Title
US6914260B2 (en) Electro-optical device
KR100266189B1 (ko) 액티브매트릭스액정디스플레이패널및그것을위한배선설계방법
KR900000066B1 (ko) 박막트랜지스터 및 그 제조방법
EP0390225B1 (en) Liquid-crystal display device
US5646705A (en) Electrode structure of liquid crystal display device and method of manufacturing the liquid crystal display device
US4821092A (en) Thin film transistor array for liquid crystal display panel
KR101576982B1 (ko) 액정 표시 장치
KR100247628B1 (ko) 액정 표시 소자 및 그 제조방법
JPH04163528A (ja) アクティブマトリクス表示装置
JP2001027762A (ja) 液晶表示装置
KR19990063153A (ko) 박막 반도체 장치 및 표시 장치
TW486819B (en) Display device
EP0468711B1 (en) Matrix-addressed type display device
JPS6281065A (ja) 薄膜トランジスタ
JPH0543115B2 (ja)
JP2804063B2 (ja) 薄膜トランジスタ及び該トランジスタを用いたアクティブマトリクス回路基板並びに画像表示装置
JP2947299B2 (ja) マトリックス型表示装置
KR20140031143A (ko) 금속 산화물 반도체 층을 차광하는 광 흡수층을 구비한 박막 트랜지스터 기판 및 그 제조 방법
JPH07112069B2 (ja) 表示装置
JPS62143027A (ja) 液晶表示装置
JP2656554B2 (ja) 薄膜トランジスタとそれを用いたアクティブマトリクス回路基板および画像表示装置
KR100729777B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
JP2656555B2 (ja) 薄膜トランジスタならびにそれを用いたアクティブマトリクス回路基板と画像表示装置
KR100380140B1 (ko) 액정표시장치용 패널 및 그의 제조방법
KR101066485B1 (ko) 액정 표시 장치의 소자