JPS6281173A - デイスプレイ装置用のブランキング回路 - Google Patents
デイスプレイ装置用のブランキング回路Info
- Publication number
- JPS6281173A JPS6281173A JP22002385A JP22002385A JPS6281173A JP S6281173 A JPS6281173 A JP S6281173A JP 22002385 A JP22002385 A JP 22002385A JP 22002385 A JP22002385 A JP 22002385A JP S6281173 A JPS6281173 A JP S6281173A
- Authority
- JP
- Japan
- Prior art keywords
- blanking
- circuit
- signal
- horizontal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Details Of Television Scanning (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野Ｊ
本発明は、テレビジョン受信機等のディスプレイ装置用
の、ブランキング回路の改良に関する。
の、ブランキング回路の改良に関する。
〔発明の背景Ｊ
第３図は、従来のかかるブランキング回路における関連
諸信号の動作波形図である。
諸信号の動作波形図である。
同図に見られるように、従来、ブランキング回路に用い
られる水平ブランキング信号３け、水平出力回路で発生
するフライバックパルス２をスライスして使用している
。しかしこの方法では、パルスの立上り、立下り部分に
傾きがあるため、５のようにプランキ／グが不足し、水
平偏向′ｉＩｔ流４の立上り、立下シ部分で映像が折り
返して見える。
られる水平ブランキング信号３け、水平出力回路で発生
するフライバックパルス２をスライスして使用している
。しかしこの方法では、パルスの立上り、立下り部分に
傾きがあるため、５のようにプランキ／グが不足し、水
平偏向′ｉＩｔ流４の立上り、立下シ部分で映像が折り
返して見える。
なお、本技術に関連した文献としては、特公昭４５−１
５２９５号公報を挙けることができる。
５２９５号公報を挙けることができる。
本発明の目的は、画面右端部における、帰線消去不足を
改廊し、好適な水平ｍ線消去回路（ブランキング回路）
を提供することにある。
改廊し、好適な水平ｍ線消去回路（ブランキング回路）
を提供することにある。
〔発明の概要ｊ
ソコで本発明においては、水平偏向回路用のＰＬＬ回路
とは、別に水平ブランキングパルス発生用として、第２
のＰＬＬを持つ（入力信号は水平同期信号又は水平フラ
イバックパルス）。
とは、別に水平ブランキングパルス発生用として、第２
のＰＬＬを持つ（入力信号は水平同期信号又は水平フラ
イバックパルス）。
第２のＰＬＬ回路とモノマルチにより、映像信号のブラ
ンキング期間より広い幅のブランキング信号を作り、水
平ブランキング回路に供給することによシ、プランキン
グ不足を解消することが可能となる。
ンキング期間より広い幅のブランキング信号を作り、水
平ブランキング回路に供給することによシ、プランキン
グ不足を解消することが可能となる。
第１図は本発明の一実施例を示すブロック図である。同
図如おいて、１）は映像信号入力端子。
図如おいて、１）は映像信号入力端子。
１７は同期分離回路、１８は位相検波器、１９はフィル
タ、２０は電圧制御発振器（ＶＣＯ）、２１はモノマル
チ、２２は積分器、２３はブランキング信号出力端子、
２４．２５は電圧制御発振器２０の発振周波数、時定数
決定用コンデンサ、抵抗。
タ、２０は電圧制御発振器（ＶＣＯ）、２１はモノマル
チ、２２は積分器、２３はブランキング信号出力端子、
２４．２５は電圧制御発振器２０の発振周波数、時定数
決定用コンデンサ、抵抗。
２６は電源端子である。
また第２図に第１図の各部の電圧波形を示す。
第１図において、抵抗２５を町変しＶＣＯ２０の発振周
波数をＰＬＬの引き込み範囲内で低くくすることにより
、ＶＣＯ出力電圧２８の波形のように水平同期信号２７
より位相を前に進めることができる。
波数をＰＬＬの引き込み範囲内で低くくすることにより
、ＶＣＯ出力電圧２８の波形のように水平同期信号２７
より位相を前に進めることができる。
一万モノマルチ２１によｆｉＶｃＯ２０の出力のパルス
幅を水平ブランキング信号２３のように広げることがで
きる。
幅を水平ブランキング信号２３のように広げることがで
きる。
上記の回路構成にすれば、ＰＬＬの引き込み周波数範囲
で自由に水平ブランキング信号を作ることが出来、立上
シ、立下シのなまりのない信号を得ることができる。従
って従来の水平プランキング不良の問題をふせぐことが
できる。また第１図において、ＰＬＬ回路の入力信号２
７として水平フライバックパルス信号を供給しても同様
の効果を得ることができる。
で自由に水平ブランキング信号を作ることが出来、立上
シ、立下シのなまりのない信号を得ることができる。従
って従来の水平プランキング不良の問題をふせぐことが
できる。また第１図において、ＰＬＬ回路の入力信号２
７として水平フライバックパルス信号を供給しても同様
の効果を得ることができる。
〔発明の効果ｊ
本発明によれば、水平ブランキング信号として立上りの
急峻な波形を得ることができ、画面左。
急峻な波形を得ることができ、画面左。
右端のプランキング不良を改善することが可能となる。
この改善によプラスタサイズをより小さくすることが可
能となシ、ＣＲＴ上に表示される情報を増すことができ
る。
能となシ、ＣＲＴ上に表示される情報を増すことができ
る。
第１図は本発明の一実施例を示すブロック図、第２図は
第１図の各部の電圧波形図、第３図は従来のブランキン
グ回路関連の諸信号波形図、である。 符号の説明 １７・・・同期分離回路、 １８・・・位相検波器、
１９・・・フィルタ、 ２０・・・ＶＣＯｌ ２１
・・・モノマルチ、 ２２・・・積分器 第１配 置 １２因 ″
第１図の各部の電圧波形図、第３図は従来のブランキン
グ回路関連の諸信号波形図、である。 符号の説明 １７・・・同期分離回路、 １８・・・位相検波器、
１９・・・フィルタ、 ２０・・・ＶＣＯｌ ２１
・・・モノマルチ、 ２２・・・積分器 第１配 置 １２因 ″
Claims (1)
- 【特許請求の範囲】 １）水平フライバックパルスまたは映像信号から抽出さ
れた水平同期信号を入力信号として、水平ブランキング
信号を出力するディスプレイ装置用のブランキング回路
において、 電圧制御発振器（以下、ＶＣＯと略す）と、該発振器か
らの発振出力を入力とするモノマルチバイブレータ回路
（以下、モノマルチと略す）と、該モノマルチからの出
力を積分して出力する積分回路と、該積分出力と前記入
力信号としての水平フライバックパルスまたは水平同期
信号との間で位相比較を行なって位相差を検出する回路
と、該位相差信号を前記ＶＣＯに入力することにより、
前記入力信号の位相と前記モノマルチ出力の位相とをロ
ックさせる手段と、から成るＰＬＬ（フェイス・ロック
ド・ループ）回路を備え、 前記モノマルチ出力を前記水平ブランキング信号として
用いるようにしたことを特徴とするディスプレイ装置用
のブランキング回路。 ２）特許請求の範囲第１項記載のディスプレイ装置用の
ブランキング回路において、前記ＶＣＯの自由発振周波
数の設定点が、該ＶＣＯ出力の立上りが前記映像信号の
ブランキング期間の立下り（ブランキング開始点）の前
に来るように、設定され、かつ前記モノマルチの出力の
立下りが前記映像信号のブランキング期間の立上り（ブ
ランキングの終了点）の後に来るように該モノマルチの
時定数回路を設定したことを特徴とするディスプレイ装
置用のブランキング回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22002385A JPH0620245B2 (ja) | 1985-10-04 | 1985-10-04 | デイスプレイ装置用のブランキング回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22002385A JPH0620245B2 (ja) | 1985-10-04 | 1985-10-04 | デイスプレイ装置用のブランキング回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6281173A true JPS6281173A (ja) | 1987-04-14 |
| JPH0620245B2 JPH0620245B2 (ja) | 1994-03-16 |
Family
ID=16744721
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22002385A Expired - Lifetime JPH0620245B2 (ja) | 1985-10-04 | 1985-10-04 | デイスプレイ装置用のブランキング回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0620245B2 (ja) |
-
1985
- 1985-10-04 JP JP22002385A patent/JPH0620245B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0620245B2 (ja) | 1994-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02166496A (ja) | パルス発生回路 | |
| KR100315246B1 (ko) | 디지털 표시 장치용 위상 동기 루프 회로 | |
| US5815212A (en) | Video overlay circuit for synchronizing and combining analog and digital signals | |
| JP2579998B2 (ja) | 同期信号再生回路 | |
| JPS6281173A (ja) | デイスプレイ装置用のブランキング回路 | |
| JPS58201469A (ja) | フイ−ルド識別装置 | |
| US5627596A (en) | Video synchronization circuit comprising a PLL with a circuit to set the frequency of the output signal when the feedback signal is not present | |
| JP2794693B2 (ja) | 水平偏向回路 | |
| JP2714302B2 (ja) | 画素同期装置 | |
| US5258841A (en) | Horizontal synchronizing signal separation circuit | |
| JP2002359753A (ja) | 映像表示装置および映像安定化方法 | |
| JPS6221114Y2 (ja) | ||
| KR100224579B1 (ko) | 위상 고정 루프를 이용하는 영상 시스템의 수평동기 장치 및 방법 | |
| JPH08223444A (ja) | テレビジョン機器等の外部同期方法 | |
| JPH05145788A (ja) | 水平同期分離回路 | |
| JPH0767144B2 (ja) | 画像信号用同期回路 | |
| JPH0350979A (ja) | デジタルテレビジョン受像機 | |
| JP3024724B2 (ja) | スキュー検出回路 | |
| JP2508863B2 (ja) | ペデスタルクランプ回路 | |
| JPH05227450A (ja) | 同期回路 | |
| JPS6161755B2 (ja) | ||
| KR100907100B1 (ko) | 영상 수평 동기신호에 대한 도트 클록신호 발생장치 | |
| JPH0630297A (ja) | 位相同期回路 | |
| JPH0752843B2 (ja) | Ｐｌｌ回路 | |
| JPH07264481A (ja) | 文字発生回路の垂直および水平同期信号発生回路および文字発生回路の垂直および水平同期信号発生方法 |