JPH0620245B2 - デイスプレイ装置用のブランキング回路 - Google Patents

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、テレビジョン受信機等のディスプレイ装置用
の、ブランキング回路の改良に関する。

〔発明の背景〕

第３図は、従来のかかるブランキング回路における関連
諸信号の動作波形図である。

同図に見られるように、従来、ブランキング回路に用い
られる水平ブランキング信号３は、水平出力回路で発生
するフライバックパルス２をスライスして使用してい
る。しかしこの方法では、パルスの立上り，立下り部分
に傾きがあるため、５のようにブランキングが不足し、
水平偏向電流４の立上り，立下り部分で映像が折り返し
て見える。

なお、本技術に関連した文献としては、特公昭45-15296
号公報を挙げることができる。

〔発明の目的〕

本発明の目的は、画面右端部における、帰線消去不足を
改善し、好適な水平帰線消去回路（ブランキング回路）
を提供することにある。

〔発明の概要〕

そこで本発明においては、水平偏向回路用のＰＬＬ回路
とは、別に水平ブランキングパルス発生用として、第２
のＰＬＬを持つ（入力信号は水平同期信号又は水平フラ
イバックパルス）。

第２のＰＬＬ回路とモノマルチにより、映像信号のブラ
ンキング期間より広い幅のブランキング信号を作り、水
平ブランキング回路に供給することにより、ブランキン
グ不足を解消することが可能となる。

〔発明の実施例〕

本発明の構成を第１図及び第２図を用いて説明する。

ＶＣＯ２０は、可変抵抗２５を介した電源２６及びルー
プフィルタ１９の出力を足し合わせた電圧により発振周
波数が決まり、電圧が高くなると周波数が高くなるよう
に動作する。

このＶＣＯ２０の出力２８（第２図（Ｃ））をモノマル
チ２１に入力することにより、パルスの前縁をトリガと
した任意のパルス幅の水平ブランキングパルス２３を得
る（第２図（ｄ））。

位相比較器１８は、第２図（ｆ）のように、水平同期信
号２７（第２図（ｂ））のオン期間において、積分器の
出力２９の三角波（第２図（ｅ））がその平均値より低
ければ正の電圧、高ければ負の電圧を出力するものであ
る。この位相比較器１８の出力をループフィルタ１９に
て直流にし、負帰還制御電圧としてＶＣＯ２０に入力す
る。

以上にて、水平同期信号２７の周波数に水平ブランキン
グパルス２３の周波数をロックさせるＰＬＬ回路が構成
される。

次に本発明の動作を第１図及び第２図を用いて説明す
る。

今、ループフィルタ１９の出力が０の時のＶＣＯ２０の
周波数（フリーラン周波数）を水平同期信号２７より低
くなるように可変抵抗２５を調整した時の各動作点につ
いて考える。

この場合は、ＰＬＬ回路としてはＶＣＯ２０の周波数を
高くするように働くため、ループフィルタ１９から正の
直流電位をＶＣＯ２０に与えるように作用する。すなわ
ち、位相比較器１８の出力電圧の平均値が正（第２図
（ｆ）の波形）になったとき、ＶＣＯ２０の周波数と水
平同期信号２７が等しくなるように制御される。このと
き、水平同期信号２７の位相より積分器の出力２９の位
相、即ち水平ブランキングパルス２３の位相が遅れた状
態になる。

逆に、ループフィルタ１９の出力を０にしたときのＶＣ
Ｏ２０の周波数を水平同期信号２７より高くなるように
可変抵抗２５を調整したときは、水平同期信号２７の位
相より水平ブランキングパルス２３の位相が進む。

以上の原理により、パルス幅をモノマルチ２１にて調整
し、ＰＬＬの引き込み範囲内で位相を可変抵抗２５にて
調整することにより、任意のパルス幅・位相の水平ブラ
ンキング信号が得られる。

〔発明の効果〕

本発明によれば、水平ブランキング信号として立上りの
急峻な波形を得ることができ、画面左，右端のブランキ
ング不良を改善することが可能となる。この改善により
ラスタサイズをより小さくすることが可能となり、ＣＲ
Ｔ上に表示される情報を増すことができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
第１図の各部の電圧波形図、第３図は従来のブランキン
グ回路関連の諸信号波形図、である。 符号の説明 １７……同期分離回路、１８……位相検波器、 １９……フィルタ、２０……ＶＣＯ、２１……モノマル
チ、２２……積分器

Claims (2)

【特許請求の範囲】
1. 【請求項１】水平フライバックパルスまたは映像信号か
   ら抽出された水平同期信号を入力信号として、水平ブラ
   ンキング信号を出力するディスプレイ装置用のブランキ
   ング回路において、 電圧制御発振器（以下、ＶＣＯと略す）と、該発振器か
   らの発振出力を入力とするモノマルチバイブレータ回路
   （以下、モノマルチと略す）と、該モノマルチからの出
   力を積分して出力する積分回路と、該積分出力と前記入
   力信号としての水平フライバックパルスまたは水平同期
   信号との間で位相比較を行なって位相差を検出する回路
   と、該位相差信号を前記ＶＣＯに入力することにより、
   前記入力信号の位相と前記モノマルチ出力の位相とをロ
   ックさせる手段と、から成るＰＬＬ（フェイス・ロック
   ド・ループ）回路を備え、 前記モノマルチ出力を前記水平ブランキング信号として
   用いるようにしたことを特徴とするディスプレイ装置用
   のブランキング回路。
2. 【請求項２】特許請求の範囲第１項記載のディスプレイ
   装置用のブランキング回路において、前記ＶＣＯの自由
   発振周波数の設定点が、該ＶＣＯ出力の立上りが前記映
   像信号のブランキング期間の立下り（ブランキング開始
   点）の前に来るように、設定され、かつ前記モノマルチ
   の出力の立下りが前記映像信号のブランキング期間の立
   上り（ブランキングの終了点）の後に来るように該モノ
   マルチの時定数回路を設定したことを特徴とするディス
   プレイ装置用のブランキング回路。