JPS6281175A - 水平同期信号再生回路 - Google Patents

水平同期信号再生回路

Info

Publication number
JPS6281175A
JPS6281175A JP22054185A JP22054185A JPS6281175A JP S6281175 A JPS6281175 A JP S6281175A JP 22054185 A JP22054185 A JP 22054185A JP 22054185 A JP22054185 A JP 22054185A JP S6281175 A JPS6281175 A JP S6281175A
Authority
JP
Japan
Prior art keywords
signal
synchronizing signal
flip
horizontal
flop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP22054185A
Other languages
English (en)
Other versions
JPH0828832B2 (ja
Inventor
Yoshiji Kimura
佳司 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP22054185A priority Critical patent/JPH0828832B2/ja
Publication of JPS6281175A publication Critical patent/JPS6281175A/ja
Publication of JPH0828832B2 publication Critical patent/JPH0828832B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Synchronizing For Television (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、液晶パネル等のドツト構成からなる表示装置
を複合映像信号により駆動するのに適した水平同期信号
再生回路に関する。
(従来技術) ゲーム機やパーソナルコンピュータ等は、テレビジョン
受像機をディスプレイ装置に使用する関係上、映像信号
、水平同期信号、及び垂直同期信号が複合した。いわゆ
る複合映像信号をディスプレイ駆動信号として出力する
ように構成されている。
すなわち、第5図に示したように、テレビジ璽ン受像機
に定められている1水平走査期間を持つ第1のパルス信
号(I)と1フレーム走査期間を持つ第2のパルス信号
(!■)とを同図(ロ)に示す排他的論理和ゲートBに
入力して合成し、目的とする複合映像信号(m)を形成
している。
ところで、前述の複合映像信号を出力するコンピュータ
からの信号をマトリックス駆動される液晶パネル等のド
ツト表示形式のディスプレイ装置に表示する場合には、
水平走査信号の前縁を基準として画像メモリを駆動する
関係上、垂直同期信号の前後において短い周期で水平走
査信号の変化する不規則部分(同図符号A)がメモリ駆
動を混乱させ、表示画像に乱れを引起すという問題があ
る。
(目的) 本発明はこのような問題に鑑み、−貫した水平同期信号
を発生することができる水平同期信号再生回路を提供す
ることを目的とする。
(問題を解決するための手段) すなわち、本発明が特徴とするところは、複合同期信号
からの水平同期信号の分離に位相制御発振を用いる一方
、1フレーム走査終了時に前記位相制御発振を自走させ
て水平走査期間と連続性を持つ水平同期信号を発生させ
るようにした点にある。
(実施例) そこで、以下に本発明の詳細を図示した実施例に基づい
て説明する。
第1図は、本発明の一実施例を示すものであって、図中
符号1は、複合映像信号から同期信号を分離する同期信
号分離回路で、比較器1a、アナログスイッチ1b、電
圧保持器1c、及びレベル設定器1dからなり、入力さ
れた複合映像信号をそのペデスタルレベルを零電位にし
て交番成分を出力する信号抽出回路2からの複合同期信
号のピークレベルをアナログスイッチ1bを介して電圧
保持器ICに入力する一方、このピークレベルをレベル
調整器1dにより若干零電位側にシフトさせて基準値と
して比較器1aの入力し、複合映像信号のレベル変動や
温度変動に拘りなく正確に同期信号を検出するように構
成されている。3は、第1J−にフリップフロップで、
クロック端子CK、には同期信号分離回路1からの信号
がインバータ4を介して入力し、リセット端子R1には
後述する第1カウンタ5からのカウントアツプ信号が入
力している。5は、前述の第1カウンタで、クロックパ
ルス発振器6からのクロックパルスが入力し、l水平走
査期間より若干短目、例えば0.95Hに相当する計数
内容となった時点でカウントアツプ信号を出力して第1
J−にフリップフロップ3をリセットするものである。
7は、第2J−にフリップフロップで、J2端子には同
期信号分離回路1からの複合同期信号が、クロック端子
CK2には第1J−にフリップフロップ3のQ、端子の
出力が、リセット端子R2には後述する第2カウンタ8
からの信号が入力している。
8は、前述の第2カウンタで、クロックパルス発振器6
からのクロック信号が入力し、垂直走査期間に相当する
計数内容となった時点でカウントアツプ信号を出力して
第2J−にフリップフロップ7をリセットするものであ
る。9は1位相比較器でR端子には第1J−に2リツプ
フロツプ3か色^バ 融ヱふ色^由由 ^々L1^τL
1吐大獣↓平同期信号の前縁に一致する信号が、■端子
には後述する電圧制御発振器12からの信号が入力して
いる。10は、ゲートで、第2フリツプフロツプのQ2
からの信号の立下り時にONになって。
位相比較器9からの信号を出力するものである。
11は、電圧保持器をなすコンデンサで、水平走査期間
における電圧レベルを保持するものである。12は、前
述の電圧制御発振器で、ゲートlOがONのとき水平同
期信号の立下り時の位相に一致するパルス信号を出力し
、またゲート10がOFFのときに電圧保持器11の電
圧に基づいて自走、つまりフリーランするように構成さ
れている。なお、図中符号13は、電圧制御発振器12
からの信号゛を水平同期信号に一致する周波数に分周し
て端子14から水平同期信号を出力する分周器を示す。
次に、このように構成した装置の動作を第2図に示した
波形図に基づいて説明する。
入力端子15に複合映像信号が入力すると、同期信号分
離回路lから複合映像信号中の複合同期信号が出力する
。この同期信号をインバータ4により反転した信号をク
ロック端子CK1に受けた第1J−にフリップフロップ
3は、入力してきた信号の前縁に一致した立上りを持つ
信号をQ□端子から、また立下りを持つ信号をQ1端子
から出力する。第1J−にフリップフロップ3のa、端
子からの立下り信号は、第1カウンタ5に入力してクロ
ックパルスの計数を開始させ、同時にQ。
端子からの信号が第2J−にフリップフロップ7のCK
 2端子にも入力する。第2J−にフリップフロップ7
は、この信号の入力を受け、またそのJ2端子がLレベ
ル状態にあるため、Q2端子から立下り信号を出力して
ゲート10をONとして位相比較器9−電圧制御発振器
12−分周器13からなるフェイズ・ロックド・ループ
を形成させ、またQ2端子から立上り信号を出力して第
2カウンタ8をリセット状態に保持して不作動にする。
これにより、位相比較器9は、第1J−にフリップフロ
ップ3のQ、端子及び分周器13を介して入力する電圧
制御発振器12からの信号との位相差信号をゲート10
を介して電圧制御発振器12に出力する一方、電圧制御
発振器13は、この位相差信号を受けて第1J−にフリ
ップフロップ3のQ、端子出力、つまり水平同期信号の
前縁に一致して立下るタイミングを持つパルス信号を出
力し、これを液晶パネル駆動用の水平同期信号として端
子14に出力する。
このようにして、水平同期信号の前縁から0゜95水平
期間が経過、つまり水平帰線期間内に入ると、第1カウ
ンタ5が設定値に達して第1J−にフリップフロップ3
をリセットする。これにより第1J−にフリップフロッ
プ3は、反転してQ1端子からの信号が立下り、同時に
q!端子からの信号が立上って第1カウンタ5をリセッ
ト状態におく、このようにして、複合同期信号中の水平
同期信号の前縁が再び入力すると、第1J−にフリップ
フロップ3は、再び反転してセット状態となっ゛て上述
の過程に入る。以下、水平同期信号が入力するたびにこ
のような過程を繰返しながら水平同期信号の前縁に一致
するタイミングを持ったパルス信号を外部機器に出力す
る。
このようにしてフレーム内の最後の水平同期信号(第2
図D)が入力すると、第1J−にフリップフロップ3は
セット状態となって、そのQ1端子の信号が立上り、第
1カウンタ5がクロックパルスの計数を開始する。この
計数動作の期間中に垂直同期信号が出力されて複合同期
信号が一亘、立下った後、再びHレベルに立上がるとい
う不規則な変化を起す(図中符号c)、しかしながら第
1カウンタ5は、フレーム内最後の水平同期信号の前縁
からの計数動作を継続していて第1J−にフリップフロ
ップ3をセット状態に保持しているため、第1J−にフ
リップフロップ3は引続いて入力する複合同期信号の立
とりによっては状態変化を起すことができず、Q端子か
らHレベル信号を依然として出力する。これにより垂直
同期信号出力時の前後における複合同期信号が1水平開
期期間より短い時間内に立上り、立下りを繰返しても、
端子14からは信号が出方されない、このようにして、
フレーム内における最後の水平同期信号の立上がり時点
から0.95H経過すると、第1カウンタ5から信号が
出力して第1J−にフリップフロップ3が反転してリセ
ットされる。
ところで、この垂直同期信号が出力されている期間にお
いて第1J−にフリップフロップ3がリセットした時点
では、第2J−にフリップフロップ7は、そのJ2端子
にHレベル信号を、またクロック端子CK 2にLレベ
ル信号を受けてセット状態となり、そのQ2端子からH
レベル信号を出力する。このため、ゲート11は、ON
からOFFに切換わって、第1J−にフリップフロップ
3のQ、端子から出力されている同期信号に関連する信
号と電圧制御発振器12の出力の比較信号が電圧制御発
振器12に入力するのを阻止する。これにより、位相比
較器9−電圧制御発振器12−分周器13からなるフェ
イズ・ロックド・ループが解除されて、電圧制御発振器
12は自走状態に切換わる。同時に第2J−にフリップ
フロップ7がQ2端子からLレベル信号を出力して、第
2カウンタ8が計数を開始する。この電圧制御発振器1
2の自走により電圧保持器11にチャージされている電
荷を維持できる周期、つまり水平同期信号にほぼ一致す
る周期で発振が継続され、この垂直同期信号の期間中の
水平同期信号に関係なく、垂直同期信号が出力される以
前の水平同期信号の前縁の周期に一致する信号が端子1
4から出力される。
このようにして垂直同期信号の終了間際になると、第2
カウンタ8がカウントアツプし、第2J−にフリップフ
ロップ7はリセットしてそのQ2端子から立下り信号を
出力する。これにより、ゲートlOは第1J−にフリッ
プフロップ3のQ、端子からの信号を基準とする位相比
較信号を電圧制御発振器12に入力してフェイズロック
ドループを形成させ、前述した水平同期信号出力期間と
同様の過程に戻る。
第2図(ロ)は、垂直同期信号の直後に短時間で切換わ
る時点(同図E)で水平同期信号が出力した場合の同上
回路の動作を示すものであって。
この例の場合においてもフレーム走査内の最後の水平同
期信号が出力した時点から0.95Hが経過すると、第
1カウンタ5からカウントアツプ信号が出力して第1J
−にフリップフロップ3がリセット状態となり、このた
め第2J−にフリップフロップ7がセット状態となって
ゲー)11を閉じる。このため、電圧制御発振器13は
自走状態に入り、水平同期信号分離回路lからの信号に
拘りなく、水平走査期間との連続性を維持する信号を出
力する。
第3図は、水平同期信号と垂直同期信号をNANDゲー
トにより合成された複合同期信号が入力した場合の動作
を示すものであって、垂直同期信号が出力される直前に
短時間で方向の反転する信号(図中符号F)が出力され
るが、第2図(イ)に示したのと同じ動作により、水平
走査期間と連続性を維持した信号を出力する。
第4図は1本発明の第2の実施例を示すものであって、
位相比較器9の入力端子R,Vに第2フリツプフロツプ
7のQ2端子からの信号により開閉するゲート16.1
7を接続して、位相比較器9のR端子には立上りパルス
発生器18を介して第1J−にフリップフロー、プ3か
らのQ1端子信号が、またV端子には電圧制御発振器1
2からの信号を入力させるようにしたもので、この実施
例によれば、位相比較器9に記憶されているフリーラン
時の履歴を払拭させて誤動作を防止することができる。
(効果) 以上述べたように本発明によれば、複合同期信号からの
水平同期信号の分離に位相制御発振を用いる一方、1フ
レーム走査終了時に位相制御発振を自走させて水平走査
期間と連続性を持つ水平同期信号を発生させるようにし
たので、複合同期信号中の垂直同期信号出力前後に生じ
る不連続性に拘りなく、垂直同期期間内においても一貫
性を保持した水平同期信号を再生することができて、画
面を乱すことなく複合映像信号をドツト表示形式のディ
スプレイに表示させることができる。
【図面の簡単な説明】
第1図は本発明の一実施例を示す装置のブロック図、第
2図(イ)(ロ)は、それぞれ同上装置の動作を示す波
形図、第3図(イ)(ロ)はそれぞれ他の複合同期信号
の生成回路の一例を示すブロック図と、これからの出力
に対する同上装置の動作を示す波形図、第4図は本発明
の他の実施例を示す装置のブロック図、及び第5図は複
合同期信号の発生回路の一例を示すブロック図とその動
作を示す波形図である。 l・・・・水平同期信号分離回路 2・・・・信号抽出回路 3.7・・・・J−にフリップフロップ9・・・・位相
比較器   lO・・・・ゲート11・・・・電圧保持
器 第2図 (イ) (0)   −8趣9.− 第3図 (イ) (ロ) −一班一

Claims (1)

    【特許請求の範囲】
  1. 複合映像信号から水平同期信号と垂直同期信号を分離す
    る手段、水平同期信号の前縁により計時を開始して水平
    帰線期間に到達する一定時間でカウントアップする第1
    計時手段、前記水平同期信号の立上りでセット状態とな
    り、水平同期信号の無出力時に第1計時手段のカウント
    アップによりリセット状態に変化する第1フリップフロ
    ップ手段、複合映像信号がHレベルのとき第1フリップ
    フロップ手段のリセットによりセット状態に変化する第
    2フリップフロップ手段、第2フリップフロップ手段の
    セット状態への変化により計時を開始して垂直同期信号
    期間に相当する時間でカウントアップする第2計時手段
    、前記第2フリップフロップ手段のセットにより閉とな
    るスイッチ手段、該スイッチ手段の出力端に接続する電
    圧保持手段、前記スイッチ手段の出力端に接続する電圧
    制御発振手段、及び第1フリップフロップ手段と電圧制
    御発振手段からの信号を受け、出力が前記スイッチ手段
    に出力する位相比較手段からなる水平同期信号再生回路
JP22054185A 1985-10-03 1985-10-03 水平同期信号再生回路 Expired - Lifetime JPH0828832B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22054185A JPH0828832B2 (ja) 1985-10-03 1985-10-03 水平同期信号再生回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22054185A JPH0828832B2 (ja) 1985-10-03 1985-10-03 水平同期信号再生回路

Publications (2)

Publication Number Publication Date
JPS6281175A true JPS6281175A (ja) 1987-04-14
JPH0828832B2 JPH0828832B2 (ja) 1996-03-21

Family

ID=16752607

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22054185A Expired - Lifetime JPH0828832B2 (ja) 1985-10-03 1985-10-03 水平同期信号再生回路

Country Status (1)

Country Link
JP (1) JPH0828832B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1992012509A1 (fr) * 1991-01-08 1992-07-23 Fanuc Ltd Appareil de commande d'un dispositif d'affichage plan
US5333016A (en) * 1991-06-07 1994-07-26 Rohm Co., Ltd. Image display apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1992012509A1 (fr) * 1991-01-08 1992-07-23 Fanuc Ltd Appareil de commande d'un dispositif d'affichage plan
US5333016A (en) * 1991-06-07 1994-07-26 Rohm Co., Ltd. Image display apparatus

Also Published As

Publication number Publication date
JPH0828832B2 (ja) 1996-03-21

Similar Documents

Publication Publication Date Title
JPS581785B2 (ja) 陰極線管の表示装置
US4166250A (en) Synchronizing signal processing circuit
JPS6281175A (ja) 水平同期信号再生回路
JPH0644818B2 (ja) 表示装置
JPH05327486A (ja) 同期信号生成回路
US5121206A (en) Clock signal generator for video signal capable of generating a stable clock signal
JP2714302B2 (ja) 画素同期装置
JPH02207299A (ja) 表示制御回路
JP2645039B2 (ja) 位相同期ループ回路
JP2877376B2 (ja) テレビカメラの同期回路
JPH1056581A (ja) 表示装置用のpll回路
JPS62175073A (ja) テレビジヨン信号のフレ−ム検出回路
JP2552313Y2 (ja) 表示エリア補正回路
JP2713063B2 (ja) デジタル画像生成装置
JPH0139020Y2 (ja)
JPS6161755B2 (ja)
JP3068847B2 (ja) 垂直同期信号分離回路
KR940006717Y1 (ko) Vtr영상신호 기입, 독취회로
JP2669949B2 (ja) 位相同期回路
JP2517443B2 (ja) テレビカメラの同期回路
KR960001534B1 (ko) 위상검출제어회로
JPS62111322A (ja) 計算機デイスプレイ画面ハ−ドコピ−装置用画像メモリ−装置
JPH0318182A (ja) ビデオデジタイズ装置
JPH05300470A (ja) クロック信号生成回路
JPS57201389A (en) Character pattern information display device

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term