JPH0318182A

JPH0318182A - ビデオデジタイズ装置

Info

Publication number: JPH0318182A
Application number: JP1150520A
Authority: JP
Inventors: Masatoshi Takada; 昌敏高田; Yoshihito Hirooka; 広岡　善仁; Naoyuki Haraguchi; 尚之原口; Hiroyuki Murakami; 博之村上
Original assignee: Kokusai Electric Co Ltd
Current assignee: Kokusai Denki Electric Inc
Priority date: 1989-06-15
Filing date: 1989-06-15
Publication date: 1991-01-25
Also published as: JPH0552110B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（発明の属する技術分野）本発明は、アナログビデオ信号を任意の画面変換を行な
うためにデジタル化するビデオデジタイズ装置に関する
ものである。

（従来技術とその問題点）第５図は従来の一例を示す例えば証券会社から送られて
くる株価情報表示用のコンピュータ映像信号などのアナ
ログビデオ信号をデジタル化するビデオデジタイズ装置
のブロック図で、１はＡ／Ｄ変換器、２はデジタル化さ
れた映像信号を記憶する映像メモリ、３は入力映像信号
のから水平同期信号■および垂直同期信号■をとり出し
てそれぞれ分離再生する同期信号分離回路、５は同期信
号分離回路３によって分離出力された水平同期信号■と
分周器８からの出力■の位相を比較する位相比較回路で
ある。この位相比較回路５は、第６図（ａ）に示すよう
に位相比較器ｌ２とチャージボンプｌ３とで横戒されて
いる。この位相比較器１２は、第６図（ロ）のタイミン
グチャートで示すように、入力信号■と■がそれぞれＬ
ｏｗからＩｌｉｇｈのレベルに変化する立上りを検出し
て位相および周波数を比較し、入力■が入力■より進ん
でいる場合には入力■の立上りから入力■の立上りまで
の時間に正のパルスＰ，を出力し、逆に入力■の方が入
力■より進んでいる場合には入力■の立上りから入力■
の立上りまでの時間に負のパルスＰ２を出力し、他の時
間はハイインピーダンスとなるような位相比較信号■を
出力する。位相比較器１２の出力信号■は第６図（Ｃ）
に示すように位相の進み程度によって出力電圧が変化す
る特性を有するチャージボンプ１３に入力される。第５
図に戻って、６は位相比較回路５からの出力電圧を次の
電圧制御発振器７の制御電圧にするためのＬＰＦ、７は
その制御電圧によって制御される逓倍されたサンプルク
ロックを出力する電圧制御発振器、８はそのサンプルク
ロックを逓倍分の１に分周する分周器であり、上述の５
〜８でＰＬＬ回路４を構成し、入力水平同期信号■に同
期しその繰り返し周波数が逓倍されたサンプルクロンク
を発生する。即ち、現在出力されているサンプルクロッ
クを分周器８により逓倍分の１に分周した出力■を位相
比較回路５にフィードバックすることにより、入力映像
信号のから分離再生した水平同期信号■との位相差を検
出し、サンプルクロックを常に入力同期信号と同期する
ようにしている。位相比較回路５により検出された位相
差に対応する出力電圧はＬＰＦ６により制御電圧として
出力され、電圧制御発振器７により水平同期信号■に同
期し逓倍された繰り返し周波数のサンプルクロックをＰ
ＬＬ回路４から出力してＡ／Ｄ変換器１に与えることに
より、入力映像信号は■は、サンプルクロックに同期し
たタイミングでＡ／Ｄ変換され、一走査毎に一画面分す
なわち入力の走査線数分が映像メモリ２に記憶される。

上述のように、入力映像信号■から分離再生した水平同
期信号■に同期した逓倍周波数のサンプルクロックによ
って入力映像信号のをＡ／Ｄ変換してデジタル化する従
来の装置において、垂直同期信号の帰線期間に水平同期
信号と同じ周期の切込みパルス（ＳＰ）が挿入されて受
信側で安定した水平同期信号を取り出せるような入力映
像信号の場合は、サンプルクロックも安定しており安定
したデジタル化が行われるため問題はない．しかし、公
共放送以外のコンピュータによる民間の映像信号伝送に
おいては、装置の生産時期やメーカの混在などにより同
ｗ１信号にもそれぞれ多少の違いがあり、垂直同期信号
の帰線期間に切込みパルスが挿入されていない方式も用
いられている。映像のデジタル化装置は、複数のコンピ
ュータ局から伝送されるこのような各種の映像入力信号
をデジタル化して画面サイズ等を変える走査線変換装置
などに用いられるため、切込みパルスのない入力映像信
号に対しても精度の高いデジタル化が要求される。

第７図は入力映像信号に含まれている複合同期信号のと
分離再生した水平同期信号■と垂直同朋信号■のタイム
チャートである。

第７図（ａ）は復合同朋信号■の垂直同期信号の帰線期
間ＴＶに切込みパルス（ＳＰ）が挿入されている場合、
い）は切込みパルスのない場合のタイムチャートである
。（ａ）の場合は分離再生した水平同期信号■には切込
みパルスにより水平同期パルスが連続して再生されてい
るが、（ｂ）の場合は帰線期間ＴＶには水平同期パルス
がなくこの間は従来の装置ではデジタル化するためのサ
ンプルロックの同期及び逓倍周波数が不安定になるとい
う課題があった。

（発明の目的）本発明の目的は、このような課題を解決し、垂直同期信
号の帰線期間に水平同期信号の安定化のための切込みパ
ルスが挿入されていない入力映像信号に対しても、安定
したサンプルクロックを発生させてデジタル変換を行う
ビデオデジタイズ装置を提供することにある。

（発明の構威と動作）本発明のビデオデジタイズ装置は、切込みパルスのない
入力映像信号の複合同期信号から分離再生した垂直同期
信号により算出した禁止パルスを発生させる回路を設け
て、垂直同期信号の帰線期間における不安定要素をとり
除き、分離再生した水平同期信号に同期し周波数逓倍さ
れた安定なサンプルクロックを発生するように構威され
たことを特徴とする。

以下図面により本発明の詳細を説明する。

第１図は本発明の一実施例を示す禁止パルス発生回路１
１を備えたビデオデジクイズ装置の主要部分のブロック
図である。図において、ｌはＡ／Ｄ変換器、２は映像メ
モリ、３は同期信号分離回路、１０は禁止パルスを印加
している間は比較動作を行わない位相比較回路、６はロ
ーバスフィルタ（ＬＰＦ）、７は電圧制御発振器、８は
分周器、１１は垂直同期信号■を入力して禁止パルス■
を出力する禁止パルス発生回路であり、６〜８及び１０
．　１１の回路が本発明の主要部を構戒するＰＬＬ回路
９である。

第１図において、入力映像信号のから同期信号分離回路
３によって分離再生した水平同期信号■と現在のサンプ
ルクロックを分周した出力■と位相差を位相比較回路ｌ
Ｏにより検出し、その検出出力■をＬＰＦ６により電圧
制御発振器７に制御電圧として与えることにより入力水
平同′＃Ｊ１信号■に同期し繰り返し周波数が逓倍され
たサンプルクロックを発生させている．禁止パルス■は
、禁止パルス発生回路ｌ１に垂直同期信号■を入力して
任意の禁止パルス幅を設定して出力される．この禁止パ
ルス■を位相比較回路１０に与えて、垂直同期信号■の
帰線期間を十分に含む時間における位相比較回路１０の
出力を停止させる．従ってその間電圧制御発振器７に入
力される制御電圧は変動しない為、サンプルクロックは
水平同期信号■に同期したまま出力される。このサンプ
ルクロックをＡ／Ｄ変換回路１に入力して入力映像信号
のをサンプルクロックに同期したタイミングでＡ／Ｄ変
換し画像メモリ２に記憶させる。

第２図（ａ）は位相比較回路１０の詳細な構戒例を示す
ブロック図であり、位相比較器１４とチャージボンプ１
３によって構威される。い）は（ａ）の回路動作を説明
するためのタイミングチャート、（Ｃ）はチャージポン
プ１３の特性図である。図において、水平同期信号のと
分周器８からの出力■が位相比較器ｌ４で位相比較され
るが禁止パルス■のバルス幅Ｔ．の間は位相比較動作を
行わず、出力端子はハイインピーダンスとなり、位相比
較器１４の出力■は現れない。

第３図は、本発明の主要部をなす禁止パルス発生回路１
ｌの詳細な実施例を示すブロック図とタイムチャートで
ある。図において、１５は入力した垂直同期信号■を反
転する反転器、１６．　１７はプログラマプル・タイル
マ・カウンタである。このプログラマブル・タイマ・カ
ウンタ１６，　１７は、入力信号のパルスの立上りでＬ
ｏ−レベルを出力し、タイマクロックを入力して任意に
設定された回数のカウントした後１１ｉｇｈレベルを出
力する回路である。

禁止パルス■のパルス幅Ｔ，は、垂直同期信号■の帰線
期間ＴＶの前後に余裕を持たせた幅になるように設定さ
れる。実際にはその前後の余裕時間Ｔ．及びＴ，は水平
同期パルスの数バルス〜２０パルス程度に設定される。

第３図（ｂ）のタイムチャートで説明すると、禁止パル
ス発生回路ｌ１に入力される垂直同期信号■は反転器１
５によって反転した波形■となリプログラマブル・タイ
マ・カウンタ１６に入力される。ここで禁止パルス■の
後緑が帰線期間ＴＶの後縁Ｌ３より余裕時間Ｔ４だけ遅
れたｔ４になるように設定したパルス幅Ｔ４の禁止終了
バルス■を生或して出力する。プログラマブル・タイマ
・カウンタ１７は、この禁止終了パルス■を入力してそ
の後縁ｔ４から禁止パルス■の立上り１＋までの時間Ｔ
．を設定して禁止パルス■を出力する。すなわち、この
設定時間Ｔ。は帰線期間ＴＶの開始時点ｔ２より余裕時
間Ｔ８だけ早い時点１，で禁止パルス■が立上るように
設定する。以上のようにプログラマプル・タイマ・カウ
ンタ１６．　ＩＴによって禁止パルス■のパルス幅Ｔ，
を設定することができる。このようにして同期信号の異
なった入力映像信号のに対応する禁止パルス■のバルス
輻Ｔ，を任意に設定することができる。

第４図は、各同朋信号■〜■と禁止パルス■及び位相比
較回路１０の出力電圧■のタイミングチャートである．図に示すように、垂直同期信号の帰線期間ＴＶに切込み
パルスのない複合同期信号のから分離再生した垂直同期
信号■をもとに禁止パルス■を発生し、位相比較回路１
０の制御電圧の出力を■のように禁止することができる
。

（発明の効果）以上詳細に説明したように、本発明によれば、複合同期
信号に同期したサンプルクロックを発生することができ
、垂直同期信号の帰線期間に水平同期安定用の切込みパ
ルスがない入力映像信号に対しても、安定したサンプル
クロックを供給することができる。また、禁止パルスの
パルス幅を任意に変化させることにより、各種の異なる
複合同期入力映像信号に対しても容易に対応することが
できる。

そのため、ビデオデジタイズ装置において、切込みパル
スの有無にかかわらず入力映像信号の安定したデジタル
変換を行う場合に、特に有効である。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロンク図、第２図は
本発明の位相比較回路のブロック図，タイムチャート及
び特性図、第３図は本発明の回路の一部を詳細に示すブ
ロック図とタイムチャート、第４図は本発明の動作を説
明するタイムチャート、第５図は従来の回路のブロック
図、第６図は従来の位相比較回路のブロック図，タイム
チャート及び特性図、第７図は従来回路の動作を説明す
るタイムチャートである。！・・・Ａ／Ｄ変換器、　２・・・画像メモリ、　３・
・・同期信号分離回路、　　４．９・・・ＰＬＬ回路、
５，ＩＯ・・・位相比較回路、　６・・・ＬＰＦ、７・
・・電圧制御発振器、　８・・・分周器、　１１・・・
禁止パルス発生回路、　１２．　１４・・・位相比較器
、ｌ３・・・チャージポンプ、　１５・・・反転器、　
１６．　１７・・・プログラマブルタイマ・カウンタ。

Claims

【特許請求の範囲】アナログ入力映像信号に含まれている複合同期信号から
分離再生した水平同期信号に同期し該水平同期信号のパ
ルス繰返し周波数を逓倍した繰返し周波数のサンプルク
ロックにより前記アナログ入力映像信号をサンプリング
してデジタル信号変換するビデオデジタイズ装置におい
て、前記アナログ入力映像信号から水平同期信号と垂直同期
信号とをそれぞれ分離再生して出力する同期信号分離回
路と、前記水平同期信号を一方の入力とし他方の入力と位相比
較する位相比較回路と、該位相比較回路の出力をループフィルタを介して制御電
圧として入力し前記サンプルクロックを出力する電圧制
御発振器と、該電圧制御発振器の出力周波数を前記逓倍分の１に分周
して前記位相比較回路の前記他方の入力とする分周器と
、前記垂直同期信号を入力して該垂直同期信号の帰線期間
の開始時より早く立上り該帰線期間の終了時より遅く終
了するパルス幅の禁止パルスを生成して該パルス幅の時
間前記位相比較回路の出力を停止させるために前記禁止
パルスを該位相比較回路に入力する禁止パルス発生回路
とを備えたことを特徴とするビデオデジタイズ装置。