JPS6281176A - synchronous control circuit - Google Patents

synchronous control circuit

Info

Publication number
JPS6281176A
JPS6281176A JP60220701A JP22070185A JPS6281176A JP S6281176 A JPS6281176 A JP S6281176A JP 60220701 A JP60220701 A JP 60220701A JP 22070185 A JP22070185 A JP 22070185A JP S6281176 A JPS6281176 A JP S6281176A
Authority
JP
Japan
Prior art keywords
pulse
signal
field
input signal
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60220701A
Other languages
Japanese (ja)
Inventor
Rei Kurokawa
黒川 玲
Masahiko Norita
法田 雅彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP60220701A priority Critical patent/JPS6281176A/en
Publication of JPS6281176A publication Critical patent/JPS6281176A/en
Pending legal-status Critical Current

Links

Landscapes

  • Synchronizing For Television (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 産業上の利用分野 本発明はテレビセット、映像再生装置等から供給される
入力信号のコンポジットビデオ信号から分離した同期信
号を利用してCRTコントローラを制御する同期制御回
路に関するものである。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a synchronization control circuit that controls a CRT controller using a synchronization signal separated from a composite video signal of an input signal supplied from a television set, video playback device, etc. It is something.

従来の技術 従来の同期制御回路では、第3図に示すように同期分離
回路8によって信号源70入力信号から分離した同期信
号だけを、制御回路9を通してCRTコントローラ10
の制御に利用していた〔ビデオディスプレイプロセッサ
・システムデザインハンドブック、;日本テキサス・イ
ンスツルメンツ株式会社編、P70)。
2. Description of the Related Art In a conventional synchronous control circuit, as shown in FIG.
[Video Display Processor System Design Handbook, edited by Japan Texas Instruments Co., Ltd., p. 70].

しかし、例えばビデオテープレコーダのよウナ映像再生
装置から供給され、″映像再生装置が特殊再生状態にあ
る場合は入力信号となるコンポジットビデオ信号の垂直
同期期間に水平同期信号および等価パルスが含まれない
と共にフィールド毎の水平パルス数が一定しないため、
安定した同期を得るには映像再生装置から供給される入
力信号の垂直同期期間に水平同期信号および等価パルス
が含まれていない状態における対策が必要になるが、従
来回路では考慮されていない。
However, if the video playback device is in a special playback state and is supplied from a video playback device such as a video tape recorder, the horizontal synchronization signal and equivalent pulse are not included in the vertical synchronization period of the composite video signal that becomes the input signal. Also, since the number of horizontal pulses per field is not constant,
In order to obtain stable synchronization, it is necessary to take countermeasures when the horizontal synchronization signal and equivalent pulses are not included in the vertical synchronization period of the input signal supplied from the video reproducing device, but this is not taken into consideration in conventional circuits.

発明が解決1.ようとする問題点 このような従来の回路では、入力信号を単に水平同期信
号と垂直同期信号に分離した信号を利用するだけであり
、映像再生装置から供給される入力信号の垂直同期期間
に水平同期信号および等価パルスが含まれていない状態
を検出してCRT″:1ントローラのフレームの開始を
制御することが出来ない。
Invention solves the problem 1. The problem with this type of conventional circuit is that the input signal is simply separated into a horizontal synchronization signal and a vertical synchronization signal. It is not possible to control the start of the frame of the CRT'':1 controller by detecting a state in which a synchronization signal and an equivalent pulse are not included.

本発明はかかる点に鑑みてなされたもので、映像再生装
置から供給される入力信号の垂直同期期間に水平同期信
号および等価パルスが含まれていない場合に対応出来る
同期制御回路を提供することを目的としている。
The present invention has been made in view of the above, and an object of the present invention is to provide a synchronization control circuit that can cope with the case where a horizontal synchronization signal and an equivalent pulse are not included in the vertical synchronization period of an input signal supplied from a video playback device. The purpose is

問題点を解決するための手段 本発明は上記問題点を解決するため、垂直同期期間にお
ける水平同期信号および等価パルスの欠落を検出するパ
ルス欠落検出回路により、映像再生装置から供給される
入力信号の垂直同期期間に水平同期信号および等価パル
スが含まれていない時はフィールド毎に制御パルスを出
力するものである。
Means for Solving the Problems In order to solve the above-mentioned problems, the present invention uses a pulse loss detection circuit that detects the loss of the horizontal synchronization signal and equivalent pulse in the vertical synchronization period to detect the loss of the input signal supplied from the video playback device. When a horizontal synchronization signal and an equivalent pulse are not included in the vertical synchronization period, a control pulse is output for each field.

作用 本発明は上記した構成によりパルス欠落検出回路出力信
号によって制御された制御パルス信号が得られるため、
入力信号の垂直同期期間に水平同期信号および等価パル
スが含まれていない状態においてもCRTコントローラ
のフレームの開始を正確に制御することが出来る。
Function The present invention has the above-described configuration to obtain a control pulse signal controlled by the output signal of the pulse missing detection circuit.
It is possible to accurately control the start of a frame of a CRT controller even in a state where a horizontal synchronizing signal and an equivalent pulse are not included in the vertical synchronizing period of the input signal.

実施例 第1図は本発明の同期制御回路の一実施例を示すブロッ
ク図である。第1図において、1は信号源、2は同期分
離回路であシ、信号源1から供給される入力信号のコン
ポジットビデオ信号は同期分離回路2で複合同期信号と
垂直同期信号に分離され、複合同期信号はフィールド選
択回路3とパルス欠落検出回路4に供給される。
Embodiment FIG. 1 is a block diagram showing an embodiment of the synchronous control circuit of the present invention. In FIG. 1, 1 is a signal source, and 2 is a synchronization separation circuit. A composite video signal, which is an input signal supplied from signal source 1, is separated into a composite synchronization signal and a vertical synchronization signal by synchronization separation circuit 2. The synchronization signal is supplied to a field selection circuit 3 and a pulse loss detection circuit 4.

このとき、例えば第2図に示す回路でパルス欠落検出回
路4を構成し水平同期信号の周期をThw、垂直同期信
号の周期をTvwとして再トリガ可能な第1のモノステ
ーブル−マルチバイブレータ4aの出力パルス幅TW1
をThw(Twl(2Thw。
At this time, the output of the first monostable multivibrator 4a that can be retriggered by configuring the pulse missing detection circuit 4 with the circuit shown in FIG. Pulse width TW1
Thw(Twl(2Thw.

おなじく再トリガ可能な第2のモノステープル・マルチ
バイブレータ4bの出力パルス幅Tw2をT vw (
T W 2 < 2 T vwに設定すると、信号源1
として使用される映像再生装置から供給される入力信号
の垂直同期期間に水平同期信号および等価パルスが含ま
れていない時はパルス欠落検出回路4に供給される複合
同期信号の垂直同期期間にも水平同期信号および等価パ
ルスが存在しないことから、第1のモノステーブル・マ
ルチバイブレータ4aの出力が周期Tvwのパルス信号
になるためパルス欠落検出回路4の出力端子42はrL
Jになり、映像再生装置から供給される入力信号の垂直
同期期間に水平同期信号および等価パルスが含まれてい
る時は第1のモノステープル・マルチバイブレータ4a
の出力がrHJに固定されるため出力端子42はrHJ
になる。このように信号源1として使用される映像再生
装置から供給される入力信号の垂直同期期間に水平同期
信号および等価パルスが含まれるか否かによってパルス
欠落検出回路4の出力が異なる。
Similarly, the output pulse width Tw2 of the second monostaple multivibrator 4b which can be retriggered is T vw (
When set to T W 2 < 2 T vw, signal source 1
When the horizontal synchronization signal and equivalent pulse are not included in the vertical synchronization period of the input signal supplied from the video playback device used as Since there is no synchronization signal and equivalent pulse, the output of the first monostable multivibrator 4a becomes a pulse signal with a period Tvw, so the output terminal 42 of the pulse missing detection circuit 4 is rL.
J, and when the horizontal synchronization signal and equivalent pulse are included in the vertical synchronization period of the input signal supplied from the video playback device, the first monostaple multivibrator 4a
Since the output of 42 is fixed at rHJ, the output terminal 42 is at rHJ.
become. In this way, the output of the pulse missing detection circuit 4 differs depending on whether the horizontal synchronization signal and equivalent pulse are included in the vertical synchronization period of the input signal supplied from the video reproduction device used as the signal source 1.

また、フィールド選択回路3は入力信号のフィールドが
第1フィールドか第2フィールドかを選択する回路であ
シ、例えば第1フィールドと第2フィールドの等価パル
ス期間において垂直同期信号が始まるまでのThW/2
周期のパルス数の相違を検出することで選択することが
出来る。即ち、第1フィールドではThw/2周期のパ
ルス数が偶数個になり第2フィールドの時は奇数個にな
るため、この相違を利用し前記のパルス数が偶数個であ
る第1フィールドの時はフィールド選択回路3の出力が
「H」(又は「L」)で、奇数個である第2フィールド
の時は「L」(又は「H」)になるフィールド選択回路
3を構成している。
The field selection circuit 3 is a circuit that selects whether the field of the input signal is the first field or the second field. For example, the ThW/ 2
The selection can be made by detecting the difference in the number of pulses in the period. That is, in the first field, the number of pulses of Thw/2 period is an even number, and in the second field, it is an odd number.Using this difference, in the first field where the number of pulses is an even number, The field selection circuit 3 is configured such that the output of the field selection circuit 3 is "H" (or "L"), and becomes "L" (or "H") when the second field is an odd number.

制御回路6において久方信号源1として使用される映像
再生装置から供給される入力信号の垂直同期期間に水平
同期信号および等価パルスが含まれている時はフレーム
毎で第1フィールドのみ制御パルス信号を出力し、映像
再生装置から供給される入力信号の垂直同期期間に水平
同期信号および等価パルスが含まれていない時にはフィ
ールド毎に制御パルスを出力することが、前記のフィー
ルド選択回路3とパルス欠落検出回路4の各出力を利用
することで可能になる。
In the control circuit 6, when a horizontal synchronization signal and an equivalent pulse are included in the vertical synchronization period of the input signal supplied from the video reproduction device used as the Kugata signal source 1, only the first field control pulse signal is used for each frame. The above-mentioned field selection circuit 3 and pulse omission are capable of outputting a control pulse for each field when a horizontal synchronization signal and an equivalent pulse are not included in the vertical synchronization period of the input signal supplied from the video playback device. This is possible by using each output of the detection circuit 4.

従って、フィールド選択回路3とパルス欠落検出回路4
の出力により、CRTコントローラ6に制御パルスを供
給する制御回路6を制御するため、CRTコントローラ
6のフレームの開始をそれぞれの状態に応じて正確に制
御することが出来る。
Therefore, the field selection circuit 3 and the pulse missing detection circuit 4
Since the control circuit 6 which supplies control pulses to the CRT controller 6 is controlled by the output of the CRT controller 6, the start of the frame of the CRT controller 6 can be accurately controlled according to each state.

発明の効果 以上述べてきたように、本発明によれば、信号源の映像
再生装置から供給される入力信号の垂直同期期間に水平
同期信号および等価パルスが含まれていない状態に対応
した制御パルスが供給出来るため、よシ安定に精度良(
CRTコントローラのフレームの開始を制御することが
出来る。
Effects of the Invention As described above, according to the present invention, the control pulse corresponding to the state in which the horizontal synchronization signal and the equivalent pulse are not included in the vertical synchronization period of the input signal supplied from the video playback device as the signal source. can be supplied, so it is stable and accurate (
It is possible to control the start of the frame of the CRT controller.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例における同期制御回路のブロ
ック図、第2図は同回路におけるパルス欠落回路の回路
図、第3図は従来の同期制御回路のブロック図である。 2・・・・・・同期分離回路、4・・・・・・パルス欠
落検出回路、5・−・・・・制御回路、51・−・・・
・出力端子。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図 第3図 7  B   ’?  t。
FIG. 1 is a block diagram of a synchronous control circuit according to an embodiment of the present invention, FIG. 2 is a circuit diagram of a pulse dropout circuit in the same circuit, and FIG. 3 is a block diagram of a conventional synchronous control circuit. 2... Synchronization separation circuit, 4... Pulse missing detection circuit, 5... Control circuit, 51...
・Output terminal. Name of agent: Patent attorney Toshio Nakao and 1 other person 1st
Figure 3 Figure 7 B'? t.

Claims (2)

【特許請求の範囲】[Claims] (1)信号源となる映像再生装置から供給される入力信
号の垂直同期期間における水平同期信号および等価パル
スの欠落を検出するパルス欠落検出回路を設け、垂直同
期期間に水平同期信号および等価パルスが存在しない場
合に、前記パルス欠落検出回路の出力によって前記入力
信号から分離した垂直同期信号を制御信号として出力す
ることを特徴とする同期制御回路。
(1) A pulse loss detection circuit is provided to detect the loss of the horizontal synchronization signal and equivalent pulse during the vertical synchronization period of the input signal supplied from the video playback device serving as the signal source. A synchronization control circuit characterized in that, if the pulse missing detection circuit does not exist, a vertical synchronization signal separated from the input signal is output as a control signal by the output of the pulse loss detection circuit.
(2)入力信号のフィールドが第1フィールドか第2フ
ィールドかを検出するフィールド選択回路の制御を受け
、前記入力信号の垂直同期期間に水平同期信号および等
価パルスが含まれていない時はフィールド毎に制御パル
スを出力し、前記入力信号の垂直同期期間に水平同期信
号および等価パルスが含まれている時はフレーム毎に制
御パルスを出力することを特徴とする特許請求の範囲第
1項の同期制御回路。
(2) Under the control of a field selection circuit that detects whether the field of the input signal is the first field or the second field, if the horizontal synchronization signal and equivalent pulse are not included in the vertical synchronization period of the input signal, each field is The synchronization system according to claim 1, wherein a control pulse is output for each frame when a horizontal synchronization signal and an equivalent pulse are included in the vertical synchronization period of the input signal. control circuit.
JP60220701A 1985-10-03 1985-10-03 synchronous control circuit Pending JPS6281176A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60220701A JPS6281176A (en) 1985-10-03 1985-10-03 synchronous control circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60220701A JPS6281176A (en) 1985-10-03 1985-10-03 synchronous control circuit

Publications (1)

Publication Number Publication Date
JPS6281176A true JPS6281176A (en) 1987-04-14

Family

ID=16755136

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60220701A Pending JPS6281176A (en) 1985-10-03 1985-10-03 synchronous control circuit

Country Status (1)

Country Link
JP (1) JPS6281176A (en)

Similar Documents

Publication Publication Date Title
JPS58186279A (en) Digital vtr
JP2531606B2 (en) Video signal processor
JPS6281176A (en) synchronous control circuit
US5887114A (en) Video memory device for processing a digital video signal comprising a separation means which separates a horizontal synchronizing signal from a digital video signal
JP3038932B2 (en) Clamping device
JPH10173995A (en) Video signal switching circuit
US6408127B1 (en) Image processing apparatus
JP3424855B2 (en) Recording device
JPS59193680A (en) Automatic discriminating system of television broadcast system
JP3233230B2 (en) Image processing apparatus and method
JPS62146097A (en) Video signal processing device
JP2692128B2 (en) Image processing circuit
JPS59167801A (en) Device for recording or recording and reproducing video signal
JPS61142895A (en) Processing unit of video signal
JPH02260787A (en) Color signal method discrimination device for magnetic playback equipment
JPH01101788A (en) Synchronous signal detection device
JPH03209686A (en) magnetic recording and reproducing device
JPH0828857B2 (en) Character blur prevention circuit in video circuit
JPH0475708B2 (en)
JPH0584716B2 (en)
JPH08205091A (en) Sync signal processing circuit
JPS63224565A (en) magnetic recording and reproducing device
JPS59231988A (en) Chroma phase correction circuit
JPS6345983A (en) Video signal recording and playback device
JPH027790A (en) Video signal processing circuit