JPS6281738A - リ−ドフレ−ムおよびそれを用いた半導体装置 - Google Patents

リ−ドフレ−ムおよびそれを用いた半導体装置

Info

Publication number
JPS6281738A
JPS6281738A JP60221832A JP22183285A JPS6281738A JP S6281738 A JPS6281738 A JP S6281738A JP 60221832 A JP60221832 A JP 60221832A JP 22183285 A JP22183285 A JP 22183285A JP S6281738 A JPS6281738 A JP S6281738A
Authority
JP
Japan
Prior art keywords
lead
tab
wire
bonding
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60221832A
Other languages
English (en)
Other versions
JPH0455341B2 (ja
Inventor
Yasuhisa Hagiwara
靖久 萩原
Masachika Masuda
正親 増田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Hitachi Ltd
Original Assignee
Hitachi Ltd
Hitachi Microcomputer Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Microcomputer Engineering Ltd filed Critical Hitachi Ltd
Priority to JP60221832A priority Critical patent/JPS6281738A/ja
Priority to KR1019860007396A priority patent/KR950000205B1/ko
Publication of JPS6281738A publication Critical patent/JPS6281738A/ja
Priority to US07/283,842 priority patent/US4951120A/en
Publication of JPH0455341B2 publication Critical patent/JPH0455341B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/04—Manufacture or treatment of leadframes
    • H10W70/041—Connecting or disconnecting interconnections to or from leadframes, e.g. connecting bond wires or bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/421—Shapes or dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/811—Multiple chips on leadframes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/015—Manufacture or treatment of bond wires
    • H10W72/01551—Changing the shapes of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/0711—Apparatus therefor
    • H10W72/07141—Means for applying energy, e.g. ovens or lasers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07511—Treating the bonding area before connecting, e.g. by applying flux or cleaning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07521—Aligning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
    • H10W72/07554—Controlling the environment, e.g. atmosphere composition or temperature changes in dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［技術分野］ 本発明はリードフレーム、特に半導体装置の製造工程に
おけるワイヤボンディングの作業性向上に適用して存効
な技術に関する。
［背景技術］ ペレットとインナーリードとの電気的導通を図る技術の
ひとつとして、いわゆるワイヤボンディング法がある。
このワイヤボンディング法では、たとえばまず金（Ａｕ
）のような金属からなるワイヤの先端部分を加熱して溶
融ボールを形成して、該ボール部分をペレットのボンデ
ィングパッド電極に押圧して第一ボンディングを行う０
次に前記ワイヤがループを描くようにしてボンディング
用キャピラリをインナーリード上の所定部位に位置させ
て、ワイヤをインナーリードに押圧することによって第
二ボンディングを行う、最後にその余線部分を切断して
ボンディングを完了するものである。
ところで、フラットパッケージ型の半導体装置に用いら
れるリードフレームのようにインナーリードが多ピン化
したものではタブの隅部近傍すなわちタブ吊りリードに
隣設されているインナーリードとパッド電極との距離が
大きく離れることとなるため、これにともないワイヤの
張設距離も長くなる。そのためにワイヤにたるみを生じ
易く、ワイヤと他のインナーリードあるいはタブ吊りリ
ード等との電気的短絡を生じやすいことが本発明者によ
って見い出された。
また、タブ吊りリードに隣設されたインナーリ　　、−
ドが、他のインナーリードと同じリード幅および同じリ
ード長しか有していない場合、ワイヤボンディングの際
には前記インナーリード上方からワイヤが外れるときが
生ずる。このために第二ボンディングによるワイヤの支
えが不十分となり、これがワイヤのたるみの一因となる
ことも合わせて本発明者によって明らかにされた。
なお、ワイヤボンディングの技術として詳しく述べであ
る例としては、株式会社工業調査会、１９８０年１月１
５日発行ｒｌｃ化実装技術」　（日本マイクロエレクト
ロニクス協会［）、Ｐ９９〜Ｐ１０３がある。
［発明の目的］ 本発明の目的は、ワイヤボンディングに際してワイヤの
ショートを防止して信頼性を高めることができるリード
フレームを提供することにある。
本発明の他の目的は、電気的に信頼性の高い半導体装置
を提供することができる。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
［発明の概要］ 本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。
すなわち、タブ吊りリードに隣設されたインナーリード
の幅が他のインナーリードよりも大となるように形成さ
れたリードフレーム構造とすることにより、第二ボンデ
ィングに際してワイヤの支えが充分となるため、ボンデ
ィングを確実に行うことができ、ワイヤのショートの発
生を防止することができる。
また、上記技術により電気的に信頼性の高い半導体装置
を提供することができる。
［実施例１］ 第１図は本発明の一実施例であるリードフレームを示す
拡大部分平面図、第２図はリードフレームの全体を示す
平面図、第３図はこのリードフレームを用いた半導体装
置を示す全体断面図、第４図はボンディング時のリード
フレームおよびその周辺部分の断面図である。
本実施例１のリードフレーム１は、特に制限されないが
、第３図に示すような樹脂封止型のフラットパッケージ
、いわゆるＦＰＰ型の半導体装置２１に用いられるリー
ドフレームであり、第２図に示す形状のものを一単位と
して、左右両方向に複数単位を連結した形状からなるも
のである。
リードフレームｌは四角形状の枠部２と、該枠部２の各
辺から中央方向にそれぞれ延設された複数本のり一ド３
と、その各リードの途中部分を互いに連結するタイバー
４を有している。またリードフレーム１の中央部分には
、四角形状のタブ５が形成されており、このタブ５はそ
の四隅と前記枠部２の四隅とを各々連結するタブ吊りリ
ード６によって支持されている。前記タイバー４に囲ま
れたリード３の部分はインナーリード７を形成しており
、このインナーリード７の少なくともその先端部分の表
面にはボンディングを良好に行うために金（Ａｕ）等の
図示しないめっき層が形成されている。本実施例１に従
うと、前記タブ吊りリード６に隣設されるインナーリー
ド７ａは第１図のように他のインナーリード７よりも幅
広に形成されている。
このようなリードフレーム１は例えば、銅（Ｃｕ）、４
２７０イ、もしくはコバール等からなる薄板状の金属板
にエツチング処理あるいはプレス処理等を施して所定形
状に加工することによって得られるものである。
このようにして得られたリードフレーム１には、まずそ
のタブ５上にシリコン半導体からなるペレット８が接着
材９によって取付けられる。
このようにしてペレフト付けされたリードフレームが、
次に図示しないワイヤボンディング装置のボンディング
ステージ上に載置され、金（Ａｕ）等からなる細線状の
ワイヤ１０によりペレット８のボンディングパッド電極
１１とインナーリード７との結線すなわらワイヤボンデ
ィングが行われる。このワイヤボンディング工程では、
まず前記ワイヤ１０の一端を加熱溶融することによって
ボールが形成される。次に、ワイヤを支持するボンディ
ング用キャピラリ６０が半導体ペレットのボンディング
パッド１１上に移動され、第４図の矢印ａのように降下
される。これによって、ボールｌｏａ部分がバッド１０
ａに圧着され、第一ボンディングが行われる。
次に、ワイヤ１０がループを描くようにしてキャピラリ
６０が移動され、第二ボンディングが行われる。すなわ
ち、第一ボンディングの後にキャピラリ６０が、第４図
の矢印すに示されたように上昇され、矢印Ｃに示すよう
にインナーリード７ａのボンディングエリアに向けて水
平移動され、次いで矢印ｄに示すように下降される。キ
ャピラリ６０によって、ワイヤ１０をインナーリード７
ａに熱圧着させる押圧力がワイヤ１０に加えられ、その
結果、ワイヤボンディングが行われる。その後、キャピ
ラリ６０が第４図の矢印ｅのように上昇される。このと
き、キャピラリ６０側のワイヤ１０°は、ワイヤボンデ
ィング装置における図示しないワイヤクランプ機構が動
作され、そのワイヤクランプ機構によって引っ張り応力
が作用されることによって、第４図のように剪断される
。
これによって、■サイクルのボンディング工程が完了さ
れる。以上の工程を所定回数分繰り返して必要とされる
全てのバッド１１とインナーリード７が結線されること
になる。
本実施例１によればタブ吊りリード６と隣設されたイン
ナーリード７ａが前述のように他のり一ド３よりも幅広
に形成されている。したがって、第二ボンディングの際
に、該インナーリード７ａに対してループを描いて着地
されるワイヤ１０に対して十分な接触幅を確保すること
ができる。したがって、タブ吊りリード６に隣設された
インナーリード７ａに結合されるワイヤに生し易いワイ
ヤ１０の垂れ下がりを効果的に防止することができ、ワ
イヤ１０のショートの発生を防止できる。
ワイヤ１０のショート防止について、第４図の断面図お
よび第５図の平面直に基づいて更に詳しく説明すると、
以下のようになる。
すなわち、インナーリード７ａの先端７ｔｐからインナ
ーリード７ａのボンディング位置ＢＤＰまでの平面部分
ｌは、ワイヤ１０のループ形状の不所望な変形を防止す
る上で有効な部分となる。
本実施例のようにタブ吊りリード６に隣接するインナー
リード７ａの幅が広くされている場合、ワイヤ１０は、
半導体ペレット８のボンディングされるべきバッド１１
の位置が多少変更されても、第５図に実線で示すように
、インナーリードの先端上を通過することになる。この
場合は、ワイヤ１０のボンディング時のリード側へのル
ープが、部分Ｐによって良好に制限される。その結果、
ワイヤ１０は第４図に実線によって示すように、実質的
にリードの平面より上の部分のみに位置することとなり
、不所望なショートを生じない。
これに対して、インナーリード７ａが第５図に２点鎖線
と実線との組み合わせによって示したように、狭い幅を
持つようにされた場合、そのときに設けられるワイヤ１
０’　は、第５図に破線によって示されたように、パッ
ドＩＩの位置の若干の変更によっても、インナーリード
の先端部上を外れて延長されることになる。この場合は
、インナーリードの部分ｌは、ワイヤ１０°のループの
望ましくない変形を充分防止することができなくなって
くる。これに応じて、ワイヤ１０゛　は、第４図に２点
鎖線によって示されたように、リードの主面よりも下方
に延長するループを形成する恐れが生ずる。
なお、ワイヤボンディング時に、インナーリードの先端
とタブ５の周縁との空間に突起物を配置することは、ワ
イヤのループの不所望な変形を防止する上で、意味があ
る。第４図において、破線５０は、ワイヤボンディング
’ＡＨにおけるワークステーションもしくは、リードフ
レーム用テーブルとしてのヒートブロックを示している
。この場合のヒートブロックは、上述の目的の突起５１
を持つ。タブ吊りリード６から離れたインナーリードと
パッドとを結合するワイヤは、インナーリードの幅がた
とえ狭くても、そのループ形状が突起５１によって良好
にされる。この場合、タブ吊りリード６に隣接するイン
ナーリードとバッドとを結合するワイヤに対する突起５
１の効果は、次の理由によって実質的に期待できない。
ずなちわ、突起５１に対するタブ吊りリード６の位置は
、たとえばワークステーションに対するリードフレーム
の位置合わせ精度によって影響されることになる。タブ
吊りリード６の位置の多少の変動にかかわらずにタブ吊
りリード６が突起５１にひっかからないようにするため
に、突起５１は、それとタブ吊りリード６との間に比較
的大きい空間が生ずるような大きさとされる。その結果
として、タブ吊りリード６に隣接するインナーリード７
ａとタブ５との間に突起５１を延長させることが困難と
なるので、そのリード７ａに結合されるワイヤの形状を
突起５１によって制限することは困難となる。
このようにしてワイヤボンディングの終了したリードフ
レーム１は、トランスファモールド法によりエポキシ樹
脂１２でパッケージ成形が行われた後、各リード３が独
立状態に切断・成形されて第３図に示すＦＰＰ型の半導
体装Ｗ２１を得ることができる。
［実施例２］ 第４図は本発明の他の実施例であるリードフレームを示
す拡大部分平面図である。
本実施例２のリードフレーム４１は実施例１で説明した
リードフレームｌとほぼ同様のものであるが、タブ吊り
リード６に隣設されたインナーリード４７ａの形状が異
なるものである。
すなわち、このリードフレーム４１ではタブ吊りリード
６に隣設されたインナーリード４７ａは他のインナーリ
ード４７よりも軸方向に対して長めに形成され、そのリ
ード先端はタブ５の直近にまで延設されている。このた
め、ワイヤボンディングの際には、ワイヤ１０の張設距
離を短くすること力′できる。したがって、タブ吊りリ
ード６に隣設されたインナーリード４７ａに生しやすい
ワイヤｌＯの垂れ下がりを防止でき、ワイヤのショート
を防止して電気的に信頼性の高い半導体装置を提供する
ことができる。
［効果］ （１）、タブ吊りリードに隣設されたインナーリードが
他のインナーリードよりもワイヤとのボンディング面積
が大となるように形成されたリードフレーム構造とする
ことにより、第二ボンディングに際してワイヤの着地時
に十分な滑走距離を確保することができるため、ボンデ
ィングを確実に行うことができ、ワイヤのショートを防
止することができる。
（２）、上記（１１により、電気的に信頼性の高い半導
体装置を提供することができる。
（３）５　上記（Ｊ、）により、インナーリードが微細
化した場合であっても、タブ吊りリードに隣設されたイ
ンナーリードでのワイヤの垂れ下がりを防止できるため
、ワイヤボンディングの信頼性を向上させて半導体装置
の高集積化を促進することができる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
たとえば、タブ吊りリードに隣設されたインナーリード
の形状としては、幅あるいは軸方向長さを大きくした場
合についてのみ説明したが、これらの形状に限られず、
如何なる形状で面積を大きくしたものであってもよい。
また、実施例ではＦＰＰ型の半導体装置に用いられるリ
ードフレームについてのみ説明したが、これに限らず外
部リードを３字状に成形するいわゆるＰＬＣＣ型の半導
体装置に用いられるリードフレームであってもよい。
さらに、ボンディング方法についても超音波振動のみで
ワイヤの接合を行う、いわゆるつＪ、・ノジボンディン
グであってもよい。
実施例のように、タブ吊りリード６に隣接するインナー
リード７ａの幅を増大させる場合には、それに応じてイ
ンナーリード７ａに対するボンディング可能範囲を広く
設定できるようになる。これによって、半導体ペレット
のボンディングされるべきパッド電極の位置が変更され
た場合でも、それに応じてインナーリード７ａのボンデ
ィング位置を変更することができるようになり、ワイヤ
がインナーリード７ａの先端部上を通過するようにする
ことができる。
しかしながら、かかるインナーリード７ａは、たとえば
扇形、１字形の平面パターンのように、実質的にその先
端部のみが幅広にされても良い。
この場合でも、ワイヤループの不所望な形状を無くする
ことができる。
［利用分野］ 以上の説明では主として本発明者によってなされた発明
をその利用分野である、いわゆる樹脂封止型の半導体装
置に適用した場合について説明したが、これに限定され
るものではなく、たとえば低融点ガラス等を封止材とし
て用いた気密封止型の半導体装置に適用しても有効な技
術である。
【図面の簡単な説明】
第１図は本発明の実施例１であるリードフレームを示す
拡大部分平面図、 第２図は実施例１のリードフレームの全体を示す平面図
、 第３図は実施例１のリードフレームを用いた半導体装置
を示す全体断面図、 第４図はボンディング時のリードフレームおよびその周
辺の断面図、 第５図はボンディング時のリードフレームの平面図、 第６図は本発明の実施例２であるリードフレームを示す
拡大部分平面図である。 １・・・リードフレーム、２・・・枠部、３・・・リー
ド、４・・・タイバー、５・・・タブ、６・・・タブ吊
りリード、７，７ａ・・・インナーリード、８・・・ペ
レット、９・・・結合材、１０・・・ワイヤ、１０ａ・
・・溶融ボール部、１０ｂ・・・ワイヤ他端部分、１１
・・・パッド、１２・・・エポキシ樹脂、２１・・・半
導体装置、４１・・・リードフレーム、４７．４７３・
・・インナーリード。 第　　３　　図 第　　４　　図 四　　６　　図

Claims (1)

  1. 【特許請求の範囲】 １、枠部から連設されたタブ吊りリードによって支持さ
    れたペレット装着用のタブと、前記枠部からタブの近傍
    に延設された複数のインナーリードとを有するリードフ
    レームであって、前記タブ吊りリードに隣設されたイン
    ナーリードが他のインナーリードよりも少なくともその
    先端の幅が大となるように形成されていることを特徴と
    するリードフレーム。 ２、前記タブ吊りリードに隣設されたインナーリードが
    他のインナーリードよりも幅が大であることを特徴とす
    る特許請求の範囲第１項記載のリードフレーム。 ３、前記タブ吊りリードに隣設されたインナーリードが
    他のインナーリードよりもさらにタブに近接する位置ま
    で延設されていることを特徴とする特許請求の範囲第１
    項記載のリードフレーム。 ４、タブ吊りリードを備えたタブに装着された半導体ペ
    レットにおけるボンディング電極と前記タブの近傍まで
    延設されたインナーリードとがワイヤの張設により電気
    的に接続された状態で封止されてなる半導体装置であっ
    て、前記タブ吊りリードに隣設されたインナーリードが
    他のインナーリードよりも少なくともその先端の幅が大
    となるように形成されていることを特徴とする半導体装
    置。 ５、前記タブ吊りリードに隣設されたインナーリードが
    他のインナーリードよりも幅が大であることを特徴とす
    る特許請求の範囲第４項記載の半導体装置。 ６、前記タブ吊りリードに隣設されたインナーリードが
    他のインナーリードよりもさらにタブに近接する位置ま
    で延設されていることを特徴とする特許請求の範囲第４
    項記載の半導体装置。
JP60221832A 1985-10-07 1985-10-07 リ−ドフレ−ムおよびそれを用いた半導体装置 Granted JPS6281738A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP60221832A JPS6281738A (ja) 1985-10-07 1985-10-07 リ−ドフレ−ムおよびそれを用いた半導体装置
KR1019860007396A KR950000205B1 (ko) 1985-10-07 1986-09-04 리이드 프레임 및 이를 사용한 반도체 장치
US07/283,842 US4951120A (en) 1985-10-07 1988-12-13 Lead frame and semiconductor device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60221832A JPS6281738A (ja) 1985-10-07 1985-10-07 リ−ドフレ−ムおよびそれを用いた半導体装置

Publications (2)

Publication Number Publication Date
JPS6281738A true JPS6281738A (ja) 1987-04-15
JPH0455341B2 JPH0455341B2 (ja) 1992-09-03

Family

ID=16772889

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60221832A Granted JPS6281738A (ja) 1985-10-07 1985-10-07 リ−ドフレ−ムおよびそれを用いた半導体装置

Country Status (3)

Country Link
US (1) US4951120A (ja)
JP (1) JPS6281738A (ja)
KR (1) KR950000205B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4951120A (en) * 1985-10-07 1990-08-21 Hitachi, Ltd. Lead frame and semiconductor device using the same

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU627076B2 (en) * 1990-03-13 1992-08-13 Sumitomo Electric Industries, Ltd. Optical module and process of producing the same
US5053852A (en) * 1990-07-05 1991-10-01 At&T Bell Laboratories Molded hybrid IC package and lead frame therefore
US5061988A (en) * 1990-07-30 1991-10-29 Mcdonnell Douglas Corporation Integrated circuit chip interconnect
JPH04213867A (ja) * 1990-11-27 1992-08-04 Ibiden Co Ltd 電子部品搭載用基板フレーム
JPH05218233A (ja) * 1992-02-06 1993-08-27 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2714335B2 (ja) * 1992-12-16 1998-02-16 株式会社東芝 半導体装置
US5322207A (en) * 1993-05-03 1994-06-21 Micron Semiconductor Inc. Method and apparatus for wire bonding semiconductor dice to a leadframe
US5350106A (en) * 1993-05-07 1994-09-27 Micron Semiconductor, Inc. Semiconductor wire bonding method
JP2542795B2 (ja) * 1994-09-22 1996-10-09 九州日本電気株式会社 樹脂封止型半導体装置
US5781682A (en) * 1996-02-01 1998-07-14 International Business Machines Corporation Low-cost packaging for parallel optical computer link
US5611478A (en) * 1996-03-11 1997-03-18 National Semiconductor Corporation Lead frame clamp for ultrasonic bonding
JP3638750B2 (ja) * 1997-03-25 2005-04-13 株式会社ルネサステクノロジ 半導体装置
JP2000082717A (ja) * 1998-09-07 2000-03-21 Shinkawa Ltd ワイヤボンディング方法
US6847099B1 (en) * 2003-02-05 2005-01-25 Amkor Technology Inc. Offset etched corner leads for semiconductor package
JP2006210862A (ja) * 2004-12-27 2006-08-10 Toshiba Corp 半導体用リードフレーム、メモリカードおよび半導体装置
US7466516B2 (en) * 2005-01-28 2008-12-16 Hitachi Global Storage Technologies Netherlands B.V. Lead configuration for reduced capacitive interference in a magnetic read/write head

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5431470U (ja) * 1977-08-05 1979-03-01
JPS5521128A (en) * 1978-08-02 1980-02-15 Hitachi Ltd Lead frame used for semiconductor device and its assembling
JPS5648161A (en) * 1979-09-26 1981-05-01 Nec Kyushu Ltd Lead frame for semiconductor device
JPS5674948A (en) * 1979-11-22 1981-06-20 Hitachi Ltd Lead structure of semiconductor device
JPS56116654A (en) * 1980-02-20 1981-09-12 Nec Corp Manufacturing of lead frame for semiconductor device
JPS5758777U (ja) * 1980-09-24 1982-04-07
JPS5861654A (ja) * 1981-10-09 1983-04-12 Toshiba Corp 半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7018378A (ja) * 1970-12-17 1972-06-20
JPS58142554A (ja) * 1982-02-19 1983-08-24 Hitachi Ltd リ−ドフレ−ム
JPS61269345A (ja) * 1985-05-24 1986-11-28 Hitachi Ltd 半導体装置
JP2559364B2 (ja) * 1985-07-12 1996-12-04 株式会社日立製作所 半導体装置用リ−ドフレ−ム
JPS6281738A (ja) * 1985-10-07 1987-04-15 Hitachi Micro Comput Eng Ltd リ−ドフレ−ムおよびそれを用いた半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5431470U (ja) * 1977-08-05 1979-03-01
JPS5521128A (en) * 1978-08-02 1980-02-15 Hitachi Ltd Lead frame used for semiconductor device and its assembling
JPS5648161A (en) * 1979-09-26 1981-05-01 Nec Kyushu Ltd Lead frame for semiconductor device
JPS5674948A (en) * 1979-11-22 1981-06-20 Hitachi Ltd Lead structure of semiconductor device
JPS56116654A (en) * 1980-02-20 1981-09-12 Nec Corp Manufacturing of lead frame for semiconductor device
JPS5758777U (ja) * 1980-09-24 1982-04-07
JPS5861654A (ja) * 1981-10-09 1983-04-12 Toshiba Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4951120A (en) * 1985-10-07 1990-08-21 Hitachi, Ltd. Lead frame and semiconductor device using the same

Also Published As

Publication number Publication date
KR870004509A (ko) 1987-05-11
US4951120A (en) 1990-08-21
JPH0455341B2 (ja) 1992-09-03
KR950000205B1 (ko) 1995-01-11

Similar Documents

Publication Publication Date Title
KR0149798B1 (ko) 반도체 장치 및 그 제조방법과 리드프레임
US6288441B1 (en) Die paddle clamping method for wire bond enhancement
JPS6281738A (ja) リ−ドフレ−ムおよびそれを用いた半導体装置
KR0178623B1 (ko) 반도체 장치
JP2001313363A (ja) 樹脂封止型半導体装置
KR20000048011A (ko) 반도체 장치
JPH1012769A (ja) 半導体装置およびその製造方法
EP0710982B1 (en) Personalized area leadframe coining or half etching for reduced mechanical stress at device edge
JP2890662B2 (ja) 樹脂封止型半導体装置の製造方法とそれに用いるリードフレーム
JP2586835B2 (ja) 半導体集積回路
JPS60167454A (ja) 半導体装置
JPH07161876A (ja) 半導体集積回路装置およびその製造方法ならびにその製造に用いるモールド金型
US5196992A (en) Resin sealing type semiconductor device in which a very small semiconductor chip is sealed in package with resin
KR940007950B1 (ko) 수지밀봉형 반도체장치
KR100390466B1 (ko) 멀티칩 모듈 반도체패키지
US20020048846A1 (en) Die paddle clamping method for wire bond enhancement
JP2871575B2 (ja) リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
JPS61241953A (ja) リ−ドフレ−ムおよびそれを用いた半導体装置
JP3545584B2 (ja) 半導体装置の製造方法
JPH0493052A (ja) 半導体集積回路装置
JP3127948B2 (ja) 半導体パッケージ及びその実装方法
JP2004200719A (ja) 半導体装置
JP2795245B2 (ja) 樹脂封止型半導体装置
JPH04168759A (ja) 半導体装置及びリードフレームとその製造方法
JPS63122131A (ja) 半導体装置用キヤリアテ−プ

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term