JPS628228A - デイジタル信号処理方法およびその装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はディジタル信号処理方法およびその装置、特に
ディジタル通信端局、音声入出力装置、実時間計測装部
などを実親するためのディジタル信号処理方法およびそ
の装置に関する。

（従来技術とその問題点） 実時間ディジタル信号処理装置をソフトウェア制御によ
って実現するために、高速演算器、データ格納用の読み
出し専用メモリ、あるいは読み書き可能なメモ１ハ命令
格納用読み出し専用メモリなどから構成されるシグナル
プロセッサと呼ばれる１チツプＬＳＩが作られ、各方面
で使用されている。

シグナルプロセッサは実時間性を重視する為に高速処理
が可能なマイクロプログラム制御方式を用いており、マ
イクロプログラムをｔ％変えることによシ、きめ細かな
演算制御が行なえる。しかしながらその反面、実行効率
を最大限に発揮するようなマイクロプログラムを作成す
ることは非常に困難であり、多くの開発工数ををしてい
た。

そのために、通常の計算機で用いられているプログラミ
ング言語が使えるマイクロプログラムを生成するブロク
ラミング言語の翻訳系（コンパイラ）の作成も行なわれ
ておυ、例えば昭和５７牟（゛前期）に開催された情報
処理学会第２４口金国大会の論文集Ｐ２５５−Ｐ２５６
において池坂等がシグナルプロセッサ用の試作コンパイ
ラの最適化手法について報告している。

しかしながら、マイクロプログラムの最適化は計算機を
用いても一般に困難であシ、上に示した様な高級プログ
ラミング言語翻訳系により生成されるマイクロプログラ
ムの実行効率はまだまだ十分なもので々く、従って高速
性能が要求されるシグナルプロセッサにおいて実用的な
処理速度で使用できるプログラムを作成するのは困難で
ある。

また高級プログラミング言語自体も、ディジタル信号処
理アルゴリズムを記述するために作られているわけでは
ないため、大規模なディジタル信号処理演算を要する装
置を高級プログラミング言語で作成することも容易では
ない。

（発明の目的） 本発明の目的は入出力用のメモリと内部状態変数格納用
のメモリを用いて、あらかじめ用意され、た基本的なデ
ィジタル信号処理アルゴリズムを実行するプログラムモ
ジー−ルを組み合わせることにより、効率的かつ容易に
多種のディジタル信号処理方法及び装置が実現できる汎
用ディジタル信号処理方法およびその装置を提供するこ
とにある。

（発明の構成） 本第１発明によると、複数の信号処理プログラムモジュ
ールを蓄えるプログラムメモリと、前記プログラムメモ
リに蓄えられた前記信号処理プログラムモジュールの動
作時に使う状態変数を格納する状態変数メモリと、前記
プログラムメモリに蓄えられた前記各プログラムモジュ
ールの入力変数及び出力変数を格納するチャンネル変数
メモリと前記プログラムメモリに蓄えられた前記各プロ
グラムモジュールの先頭アドレス及び該プログラムモジ
ュールが用いる前記状態変数メモリの先頭アドレス及び
該プログラムモジュールが用い、Ｂ前記チャンネル変数
メモリに対する入力変数の先頭アドレス及び前記出力変
数の先頭アドレスからなるブロックコマンドを格納する
ブロックコマンドメモリと、演算処理部とを含み、前記
ブロックコマンドメモリに蓄えられた前記ブロックコマ
ンドにより、対応する前記プログラムメモリに蓄えられ
た前記各プログラムモジュールの命令をｔｉｎ次呼び出
すと共に前記呼び出されたプログラムモジュールに必要
な状態変数及び入力変数を前記ブロックコマンド内で指
示された各々前記状態変数メモリ内のデータ及び前記チ
ャンネル変数メモリ内のデータから読み出して順次処理
し前記ブロックコマンド内で指定された前記チャンネル
変数メモリに処理結果を出力する操作を繰り返して信号
処理を行なうとことを特徴とするディジタル信号処理方
法が得られる。

また本第２発明によると、演算処理を行なう演算処理部
と、該演算処理部に接続された状態変数メモリと、該状
態変数メモリのアドレスを指定する状態変数ポインタと
、前記演算処理部に接続され且つ外部と入出力できるチ
ャンネル変数メモリと、該チャンネル変数メモリにおけ
るアドレスを指定する入力チャンネルポインタ及び出力
チャンネルポインタと、少なくとも前記入力チャンネル
ポインタおよび出力チャンネルポインタの内１つを前記
チャンネル変数メモリのアドレス部へ接続する選択回路
と、前記演算処理部と前記状態変数メモリと前記状態変
数ポインタと前記チャンネル変数メモリと前記入力チャ
ンネルポインタと前記出力チャンネルポインタと前記選
択回路とを制御するプログラムを格納するプログラムメ
モリと、該プログラムメモリのアドレスを指定するプロ
グラムカウンタと、該プログラムカウンタと前記状態変
数ポインタと前記入力チャンネルポインタと出力チャン
ネルポインタにｍデータを供給するブロックコマンドメ
モリと、該プロックコマンンドメモリのアドレスを指定
するブロックプログラムカウンタを少なくとも含むこと
を特徴とするディジタル信号処理装置が得られる。

（発明の作用・原理） 本発明では多くのディジタル信号処理装置がディジタル
フィルタや高速フーリエ変換などの基本的な信号処理ア
ルゴリズムの組み合わせであることから、シグナルプロ
セッサにおいて前記基本的な信号処理アルゴリズムを効
率的に実行するプログラムモジエールを用意し、プログ
ラムメモリにあらかじめ格納する。これと共に、前記、
プログラムモジュールを接続して用いる場合に、プログ
ラムモジュール間で必要となるデータの受渡しを行なう
ために、前記プログラムモジュールの入出力データを格
納するチャンネル変数メモリを用意する。このチャンネ
ル変数メモリの指定されたアドレスを先頭とする領域を
前記プログラムモジュールの入出力領域として定める。

更に前記プログラムモジュール内で状態変数として使わ
れるデータを格納する状態変数メモリを用意する。この
状態変数メモリの指定されたアドレスを先頭とする領域
を前記プログラムモジエールの状態変数領域として定め
る。本発明はこのようにプログラムモジュールとチャン
ネル変数メモリのアドレスと状態変数メモリのアドレス
と組み合わせて１つの信号処理用命令とすることにより
、前記プログラムモジー−ルの汎・用のモジュールとし
ての扱いを容易にするものである。

（実施例） 次に本発明によるディジタル信号処理刃５ム及びその装
置の１実施例にりいて第１図から第６図を参考にして詳
細に説明する。第１図は本発明の一実施例の構成図を示
し、ブロックコマンドメモリ１０１と、ブロックプログ
ラムカウンタ１０２と、プログラムメモリ１０３と、プ
ログラムカウンタ１０４と、状態変数メモリ１０５と、
状態変数ポインタ１０６と、チャンネル変数メモリ１０
７と、選択回路１０８と、入力チャンネルポインタ１０
９と、出力チャンネルポインタ１１０と、演算処理　　
　゛部１１１と、入力ボート１１２と、出力ボート１１
３とから構成される。

前記ブロックコマンドメモリ１０１の各語はオペレージ
冒ンフィールドｌ０ＩＩと、状態変数フィールド１０１
’　２と、入力チャンネルフィールド１０１３と、出力
チャンネルフィールド１０１４とから構成される。

前記プログラムメモリ１０３にはディジタルフィルタや
量子化器などのディジタル信号処理において汎用に使わ
れる複数のプログラムモジュールがあらかじめ書き込ま
れているものとする。

前記状態変数メモリ１０５は前記プログラムメモリ】０
３に格納されている各プログラムモジュールを冥行する
際に用いる状態変数を格納する。

前記状態変数メモリ１０５のアドレス指定は、前記状態
変数ポインタ１０６で指定された値と前記プログラムメ
モリ１０３で指定された相対番地を加算しておこなう。

前記チャンネル変数メモリ１０７は前記プログラムメモ
リ１０３に格納されているプログラムモジュールの実行
時において、プログラムモジュール間のデータの受渡し
を行なうためのメモリである。前記チャンネル変数メモ
リ１０７のアドレス指定は前記選択回路１０８で選択さ
れた値と前記プログラムメモリ１０３で指定された相対
番地を加算して行なう。また前記チャンネル変数メモリ
１０７の０番地は前記入力ボート１１２に接続された入
力レジスタとなっておｈｓ　　１＊地は前記出力ボート
１１３に接続された出力レジスタと女っている。また、
前記選択回路１０８で前記状態変数ポインタ１０６の出
力も選択できるようにしたため、前記状態変数ポインタ
１０６をチャンネル変数メモリのアドレス指定用のポイ
ンタとして使用することも可能である。

次に以上に示したシグナルプロセッサの一応用例として
第２図に示した差分符号化器を実現する構成について説
明する。

第２図に示す差分符号化器は入力端２１と、減算器２２
と、予測フィルタ２３と、量子化器２４と、逆量子化器
２５と、加算器２６と、出力端２７とから構成される。

入力端２１から入力された信号Ｘと予測フィルタ２３の
出力信号ｐｘとの差信号Ｃを減算器２２で計算し、この
差信号ｅを量子化器２４で量子化して量子化信号ｉを求
め、出力端２７へ送る。またこのｆ子化信号ｉを逆量子
化器２５に入力して量子化残差信号ｑｅを求める。

この量子化残差信号ｑｅと予測フィルタ２３の出力信号
ｐｘとの和信号ｒを加算器２６で計算する。

この和信号ｒをディジタルフィルタにより構成される予
測フィルタ２３に入力して、次のサンプルの予測フィル
タの計算に使用する。以上の動作を繰り返すことによシ
入力端子２１へ入力された信号Ｘのビットレートを落と
して出力端２７から出力することができる。詳しくはジ
ャイヤント他に！る１９８４年　Ｐｒｅｎｔｉｃｅ　Ｈ
ａ１１社発行の単行本１デイジタルコーデイングオブウ
エイプフオームズ（ＤＩＧＩＴＡＬ　　Ｃ０Ｌ）ＩＮＧ
　　ＯＦ　　ＷＡＶＥＦＯＲ，Ｍ８）”に述べられてい
る。

第３図に第２図のディジタル信号処理を実現する際の第
１図の前記プログラムメモリ１０３内のプログラムモジ
ュールの配置を示す。１００番地なう出力プログラムモ
ジュール１０３−２が格納され、５００番地から加算処
理を行なう加算モジュール１０３−３が格納され、６０
０番地から減算処理を行なう減算モジュール１０３−４
が格納され、８００番地から量子化演算を行なう量子化
プログ２ムモジユール１０３−５が格納され、９００番
地から逆量子化演算を行なう逆量子化プログラムモジエ
ール１０３−６が格納され、１０００番地から予測フィ
ルタ演算を行なう予測フィルタプログラムモジュール１
０３−７が格納されている。

第４図に以上のディジタル信号処理を実現する際の前記
状態変数メモリ１０５の配置を示す。５０番地から予測
フィルタプログラムモジュールに対する予測フィルタ用
領域１０５−１が割当てられている。

第５図に以上のディジタル信号処理を実現する際の前記
チャンネル変数メモＩ）　１０７内の配置を示す。０番
地は入力レジスタ１０７　　Ｉｓ　　１番地は出力レジ
スタ１０７−２として使用される。１０番地は入力信号
Ｘを格納する入力変数メモ１Ｊ１０７−３として使用さ
れ、１１番地は予測信号ｐｘを格納する予測フィルタ出
力メモリ１０７−４として使用され、１２番地は差信号
ｅを格納する減算出力メモ１７１０７−５として使用さ
れ、１３番地は量子化信号ｉを格納する量子化器出力メ
モ９１０７−６として使用され、１４番地は素子叱声差
信号ｑｅを格納する逆量子化器出力メモ１Ｊ１０７−７
として使用され、１５番地は和信号ｒを格納する加算出
力メモリとして使用される。

以下に本発明の汎用ディジタル信号処理装置を用いて第
２図の差分符号化を実現するための７ステツプの処理に
ついて順次述べる。

（１）第１ステツプ 前記ブロックプログラムカウンタ１０２が０番地を指す
と、前記ブロックコマンドメモリ１０１の０番地のオペ
レーションフィールドに格納されている入力プログラム
モジエール１０３−１の先頭ブトレス１００が前記プロ
グラムカウンタ１０４に転送され、入力チャンネルフィ
ールドに格納されている入力レジスタ１０７−１のアド
レス０が前記入力チャンネルポインタ１０９に転送され
、出力チャンネルフィールドに格納されている入力変数
メモリ１０７−３のアドレス１０が前記出力チャンネル
ポインタ１１０に転送される。

この結果起動された入力プログラムモジュール１０３−
１は、まず前記選択回路１０８で前記入力チャンネルポ
インタ１０９の出力を選択し前記チャンネル変数メモリ
のアドレス指定を行ない、０番地の入力レジスタ１０７
＝１に蓄えられた入力信号Ｘを前記演算処理部１１１に
転送する。次に前記選択回路１０８で前記出力チャンネ
ルポインタ１１０の出力を選択して前記チャンネル変数
メモリ１０７のアドレス指定を行ない、演算処理部１１
１に格納された入力信号Ｘを入力変数メモリ１０７−１
に格納する。

（２）第２ステツプ 前記ブロックプログラムカウンタ１０２の値が１加算さ
れて１番地を指すと、前記ブロックコマンドメモリ１０
１０１番地のオペレージ冒ンフイールドに格納されてい
る減算モジュール１０３−４の先頭アドレス６００が前
記プログラムカウンタ１０４に転送され、状態変数フィ
ールドに格納されている入力変数メモ！７１０７−３の
アドレス１０が前記状態変数ポインタ１０６に転送され
、入力チャンネルフィールドに格納されている予測フィ
ルタ出力メモリ１０７−４のアドレス１１が前記入力チ
ャンネルポインタ１０９に転送され、出力チャンネルフ
ィールドに格納されている減算出力メモリ１０７−５の
アドレス１２が前記出力チャンネルポインタ１１０に転
送される。この結果起動された減算モジー−ル１０３−
４は、まず前記選択回路１０８で前記状態変数ポインタ
１０６の出力を選択して前記チャンネル変数メモリ１０
７のアドレス指定を行ない、１０番地の入力変数メモＩ
Ｊ　ｌ　０７−３に蓄えられた入力信号Ｘを演算処理部
１１１に転送する。次に前記選択回路１０８で前記入力
チャンネルボイ／り１０９の出力を選択して前記チャン
ネル変数メモＩＪ　１０７のアドレス指定を行ない、１
１番地の予測フィルタ出力メモリ１０７−４に蓄えられ
た予測信号Ｘを演算処理部１１１に転送する。次に演算
処理部で入力信号Ｘから予測信号ｐｘの減算を行なう。

次に前記選択回路１０８で前記出力チャンネルポインタ
１１０の出力を選択して前記チャンネル変数メモ！７１
０７のアドレス指定を行ない、前記演算処理部における
減算結果である差信号ｅを減算出力メモり１０７−５に
格納する。

（３）第３ステツプ 前記ブロックプログラムカウンタ１０２の値が１加算さ
れて２番地を指すと、前記ブロックコマンドメモリ１０
１の２番地のオペレージ嘗ンフィールドに格納されてい
る量子化プログラムモジエール１０３−５の先頭アドレ
ス８００が前記プログラムカウンタ１０４に転送され、
入力チャンネルフィールドに格納されている減算出力メ
モリ１０７−５のアドレス１２が前記入力チャンネルポ
インタ１０９に転送され、出力チャンネルフィールドに
格納されている量子化器出力メモ＋７１０７−６のアド
レス１３が前記出力チャンネルポインタ１１０に転送さ
れる。この結果起動された量子化プログラムモジュール
１０３−５は、まず前記選択回路１０８で前記入力チャ
ンネルポインタ１０９の出力を選択し前記チャンネル変
数メモリ１０７のアドレス指定を行ない、１２番地の減
算出力メモリ１０７−５に蓄えられた差信号ｅを前記演
算処理部１１１に転送する。次に前記演算処理部１１１
で量子化演算を行ない量子化信号ｉを求める。次に前記
選択回路１０８で前記出力チャンネルポインタ１１０の
出力を選択して前記チャンネル変数メモリ１０７のアド
レス指定を行ない、演算処理部１１１で求めた量子化信
号ｉを量子化器出力メモリ１０７−６に格納する。

（４）第４ステツプ 前記プロツクプログラムカウンタ１０２の値が１加算さ
れて３番地を指すと、前記ブロックコマンドメモリ１０
１０３番地のオペレーションフィールドに格納されてい
る逆量子化プログラムモジュール１０３−６の先頭アド
レス９００が前記プログラムカウンタ１０４に転送され
、入力チャンネルフィールドに格納されている量子化器
出力メモリ１０７−６のアドレス１３が前記入力チャン
ネルポインタ１０９に転送され、出力チャンネルフィー
ルドに格納されている逆量子化器出力メモリ１０７−７
のアドレス１４が前記出力チャンネルポインタ１１０に
転送される。この結果起動された逆量子化プログラムモ
ジー−ル１０３−６は、まず前記選択回路ｌＯ８で前記
入力チャンネルポインタ１０９の出力を選択し前記チャ
ンネル変数メモリ１０７のアドレス指定を行ない、１３
３番地量子化器出力メモＩＪ１０７−６に蓄えられた量
子化信号ｉを前記演算処理部１１１に転送する。次に前
記演算処理部１１１で逆量子化演算を行ない量子化残差
信号ｑｅを求める。次に前記選択回路１０８で前記出力
チャンネルポインタ１１０の出力を選択して前記チャン
ネル変数メモリ１０７のアドレス指定を行ない、演算処
理部１１１で求めた量子化残差信号ｑｅを逆量子化器出
力メモリ１０７−７に格納する。

（５）第５ステツプ 前記ブロックプログラムカウンタ１０２の値が１加算さ
れて４番地を指すと、前記ブロックコマンドメモリ１０
１の４番地のオペレーションフィールドに格納されてい
る加算モジュール１０３−３の先頭アドレス５００が前
記プログラムカウンタ１−０４に転送され、状態変数フ
ィールドに格納されている予測フィルタ出力メモＩＪ１
０７−４のアドルス１１が前記状態変数ポインタ１０６
に転送され、入力チャンネルフィールドに格納されてい
る逆量子化器出力メモ！Ｊ１０７−７のアドレス１４が
前記入力チャンネルポインタ１０９に転送され、出力チ
ャンネルフィールドに格納されている加算出力メモＩＪ
１０７−８のアドレス１５が前記出力チャンネルポイン
タ１１０に転送される。この結果起動された加算モジュ
ール１０３−３は、まず前記選択回路１０８で前記状態
変数ポインタ１０６の出力を選択して前記チャンネル変
数メモリ１０７のアドレス指定を行ない、１１１番地予
測フィルタ出力メモ！７１０７−４に蓄えられた予測信
号２を演算処理部１１１に転送する。次に前記選択回路
１０８で前記入力チャンネルポインタ１０９の出力を選
択して前記チャンネル変数メモリｌＯ７のアドレス指定
を行ない、１４４番地逆量子化出力メモ１Ｊ１０７−７
に蓄えられた量子化残差信号ｑｅを演算処理部１１１に
転送する。次に演算処理部で予測信号ｐｘと量子化残差
信号ｑｅとの加算を行なう。

次に前記選択回路１０８で前記出力チャンネルポインタ
１１０の出力を選択して前記チャンネル変数メモＩ７１
０７のアドレス指定を行ない、前記演算処理部における
加算結果を加算出力メモリ１０７−８に格納する。

（６）第６ステツプ 前記ブロックプログラムカウンタ１０２の値が１加算さ
れて５番地を指すと、前記ブロックコマンドメモＩＪ　
１０１の５番地のオペレーションフィールドに格納され
ている予測フィルタプログラムモジエール１０３−７の
先頭アドレス１０００が前記プログラムカウンタ１０４
に転送され、状態変数フィールドに格納されている予測
フィルタ用領域１０５−１の先頭アドレス５０が前記状
態変数ポインタ１０６に転送され、入力チャンネルフィ
ールドに格納されている加算出力メモリ１０７−８のア
ドレス１５゛が前記入力チャンネルポインタ１０９に転
送され、出力チャンネルフィールドに格納されている予
測フィルタ出力メモリ１０７−４のアドレス１１が前記
出力チャンネルポインタ１１０に転送される。この結果
起動された予測フィルタプログラムモジュール１０３−
７は、まず前記選択回路１０８で前記入力チャンネルポ
インタ１０９の出力を選択し前記チャンネル変数メモリ
１０７のアドレス指定を行ない、１５５番地加算−カメ
モＩＪ１０７−８に蓄えられた和信号ｒを前記演算処理
部１１１に転送する。次に前記演算処理部１１１で前記
予測フィルタ用領域１０５−１をフィルタ遅延としてデ
ィジタルフィルタ演算を行ない予測信号ｐｘを求める。

このときのフィルタ遅延のアドレス指定は前記状態変数
ポインタ１０６に格納された予測フィルタ用領域１０５
−１の先頭アドレスと前記プログラムメモ！Ｊ１０３か
ら指定された相対アドレスを加算して行なう。次に前記
選択回路１０８で前記出力チャンネルポインタ１１０の
出力を選択して前記チャンネル変数メモリ１０７のアド
レス指定を行ない、演算処理部１１１で求めた予測信号
Ｘを予測フィルタ出力メモ＋７１０７−４に格納する。

（７）第７ステツプ 前記ブロックプログラムカウンタ１０２の値が１加算さ
れて６番地を指すと、前記ブロックコマンドメモリ１０
１の６番地のオペレーションフィールドに格納されてい
る出力プログラムモジュール１０３−２の先頭アドレス
２００が前記プログラムカラ／り１０４に転送され、入
力チャンネルフィールドに格納されている量子化器出力
メモリ１０７−６のアドレス１３が前記入力チャンネル
ポインタ１０９に転送され、出力チャンネルフィールド
に格納されている出力レジスタ１０７−２のアドレスｌ
が前記出力チャンネルポインタ１１０に転送される。こ
の結果起動された出力プログラムモジー−ル１０３−２
は、まず前記選択回路１０８で前記入力チャンネルポイ
ンタ１０９の出力を選択し前記チャンネル変数メモＩＪ
　１０７のアドレス指定を行ない、１３３番地量子化器
出力メモリ１０７−６に蓄えられた量子化信号ｉを前記
演算処理部１１１に転送する。次に前記選択回路１０８
で前記出力チャンネルポインタ１１０の出力を選択して
前記チャンネル変数メモリ１０７のアドレス指定を行な
い、演算処理部１１１に格納された量子化信号ｉを出力
レジスタ１０７−２に格納する。

第６図に以上の動作を実行させるブロックコマンドメモ
リ１０１内の配置を示す。

第６図に示したプログラムを標本化周期毎に繰り返すこ
とにより第２図に示した差分符号化の処理を容易に実現
することができる。

以上に示したように入出力用のメモリと円部状態変数格
納用のメモリを用いて、あらかじめ用意された基本的な
ディジタル信号処理アルゴリズムを実行するプログラム
モジエールを組み合わせることにより、効率的かつ容易
にディジタル信号処理装置を実現することができる。

（発明の効果） 本発明はあらかじめ容易された効率のよい演算を行なう
信号処理プログラムモジュールを組み合わせることによ
り多くの工数を必要とするマイクロプログラム作成を繰
り返すことなく、多種の信号処理アルゴリズムを効率よ
く実行するプログラムを作成できる効果がある。

【図面の簡単な説明】

第１＠は本発明の一実施例を示すブロック図、第２図は
差分符号化器の一例のブロック図、第３図は第１図にお
けるプログラムメモリ内の一例の配置図、第４図はＫ１
図における状態変数メモリ内の一例の配置図、第５図は
第１図におけるチャンネル変数メモリ内の一例の配置図
、第６図は第１図におけるブロックコマンドメモリ内の
一例の　　　　　　“配置図である。第１図において １０１・・・・・・ブロックコマンドメモＩＪ、１０２
・・・・・・ブロックプログラムカウンタ、１ｏ３・・
・・・・プログ２ムメモリ、１ｏ４・・・・・・プログ
ラムカウンタ、１０５・・・・・・状態変数メそす、１
０６・・・・・・状態変数ポインタ、１０７・旧・・チ
ャンネル変数メモリ、１０８・・・・・・選択回路、１
０９・・・・・・入力チャンネルポインタ、１１Ｏ・・
・・・・出力チャンネルポインタ、１１１−・・Ｊ・・
演算処理部、１１２・・・・・・入力ボート、１１３・
・・・・°・出力ボード ＼−０・ ご　ぎ　≧　苫　を　亀　０：　ぎ　コζ　　＼　　　
＼　　＼　　＼　　＼　　＼　　＼　　ζ牟　２　回 第３　面 早６図

Claims (1)

1. 【特許請求の範囲】 １　複数の信号処理プログラムモジュールを蓄えるプロ
   グラムメモリと、前記プログラムメモリに蓄えられた前
   記信号処理プログラムモジュールの動作時に使う状態変
   数を格納する状態変数メモリと、前記プログラムメモリ
   に蓄えられた前記各プログラムモジュールの入力変数及
   び出力変数を格納するチャンネル変数メモリと、前記プ
   ログラムメモリに蓄えられた前記各プログラムモジュー
   ルの先頭アドレス及び該プログラムモジュールが用いる
   前記状態変数メモリの先頭アドレス及び該プログラムモ
   ジュールが用いる前記チャネル変数メモリに対する入力
   変数の先頭アドレス及び前記出力変数の先頭アドレスか
   らなるブロックコマンドを格納するブロックコマンドメ
   モリと、演算処理部とを含み、前記ブロックコマンドメ
   モリに蓄えられた前記ブロックコマンドにより対応する
   前記プログラムメモリに蓄えられた前記各プログラムモ
   ジュールの命令を順次呼び出すと共に前記呼び出された
   プログラムモジュールに必要な状態変数及び入力変数を
   前記ブロックコマンド内で指示された各々前記状態変数
   メモリ内のデータ及び前記チャンネル変数メモリ内のデ
   ータから読み出して順次処理し前記ブロックコマンド内
   で指定された前記チャンネル変数メモリに処理結果を出
   力する操作を繰り返して信号処理を行なうことを特徴と
   するディジタル信号処理方法。 ２　演算処理を行なう演算処理部と、該演算処理部に接
   続された状態変数メモリと、該状態変数メモリのアドレ
   スを指定する状態変数ポインタと、前記演算処理部に接
   続され且つ外部と入出力できるチャンネル変数メモリと
   、該チャンネル変数メモリにおけるアドレスを指定する
   入力チャンネルポインタ及び出力チャンネルポインタと
   、少なくとも前記入力チャンネルポインタおよび出力チ
   ャンネルポインタの内１つを前記チャンネル変数メモリ
   のアドレス部へ接続する選択回路と、前記演算処理部と
   前記状態変数メモリと前記状態変数ポインタと前記チャ
   ンネル変数メモリと前記入力チャンネルポインタと前記
   出力チャンネルポインタと前記選択回路とを制御するプ
   ログラムを格納するプログラムメモリと、該プログラム
   メモリのアドレスを指定するプログラムカウンタと、該
   プログラムカウンタと前記状態変数ポインタと前記入力
   チャンネルポインタと出力チャンネルポインタにデータ
   を供給するブロックコマンドメモ リと、該ブロックコマンドメモリのアドレスを指定する
   ブロックプログラムカウンタを少なくとも含んで構成さ
   れることを特徴とするディジタル信号処理装置。