JPS5834037B2 - アドレス計算装置 - Google Patents

Description

【発明の詳細な説明】 この発明は電子計算機システムにおける言醜装置へアク
セスする際のアドレス計算を行う機構に関する。

一般に記憶装置から一連のデータをアクセスする場合に
とられる方法は、記憶装置の制御部に、最初のデータが
入っているアドレス、次のデータのアドレスを計算する
ため前のアドレスに加えられるインクリメント、最後の
データのアドレスまたはアクセスするデータの数等を与
え、これを参照してデータを取り出し、池の処理装置に
送るものであった。

この方法を用いる限り、記憶装置内の、アクセスされる
データのアドレスは、インクリメントが正の場合は一方
的に増加し、負の場合ノヨウニ行ヘクトルの連続として
アクセスしたり、他機器へ転送したりすることが頻繁に
要求される。

このような場合、今までの電子計算機システムでのアド
レシングでは、ソフトウェア上での操作によらなければ
ならず、各要素毎にアドレス計算が行なわれていた。

したがって効率的ではなかった。この発明はこのような
事情を考慮してなされたものでデータを記憶装置にアク
セスする際のアドレス計算において、数学でいうモジュ
ロの演算、つまり剰余をとる演算を利用することにより
簡単な命令語によってデータの複雑な転送を可とし、効
率よく短時間で計算できるアドレス計算装置を提供する
ことを目的とする。

以下、本発明の詳細を図面に示す実施例によって明らか
にする。

第１図は本発明の一実施例を示すブロック図である。

インクリメントレジスタ１には、現在のアドレス、つま
りカレントアドレスに次のアドレスを計算するための増
分が入れられている。

アドレスレジスタ２には、アクセスする最初のデータの
アドレスが入れられている。

モジュロレジスタ３には、アドレスを計算する際のモジ
ュロが入れられている。

しかしてアドレス計算を行う場合には先ずアドレスレジ
スタ２に収納されている最初のアドレスをマルチプレク
サ１２で選択し、カレントアドレスレジスタ６に転送す
る。

これと同時にモジュロレジスタ３とアドレスレジスタ２
の内容を加算器５で加算し、比較器８に入力しておく。

最初のデータはカレントアドレスレジスタ６のアドレス
にアクセスされる。

次のデータのアドレスは、カレントアドレスレジスタ６
の内容と、マルチプレクサ１１で選択されたインクリメ
ントレジスタ１の内容を加減算器７で加減算し、これを
マルチプレクサ１２で選択し、再びカレントアドレスレ
ジスタ６に入れる。

ここで比較器８によってカレントアドレスレジスタ６の
内容と、加算器５の結果が比較される。

演算モードレジスタ４で示されたモードがモード選択器
９で解読され、モードがＡ２ＢであればＡ２Ｂが検出さ
れたとき、又、モードがＡ＞ＢであればＡ＞Ｂが検出さ
れたときに、それぞれモジュロの計算を行う。

モジュロの計算は、カレントアドレスレジスタ６の内容
から、マルチプレクサ１１で選択されたモジュロレジス
タの内容を加減算器７で減算し、その結果をマルチプレ
クサ１２で選択してカレントアドレスレジスタ６に再び
入れることで行なわれる。

以上の操作はコントロールユニット１０から与えられる
コントロール信号またはタイミング信号によって制御さ
れる。

実際の計算例を次に示す。

ここでは、列ベクトルの連続としてストアされている行
列を、行ベクトルの連続として並べかえる操作を行う場
合である。

今、記憶装置のアドレス１０から３×３の行列Ａ−（ａ
ｉｊ）が下のようにストアされているとする。

これを、演算モードは、剰余としてモジュロと同じ数を
許すと指定する。

つまり、実際の動作上では比較器８でＡ＞Ｂという場合
のみ、モジュロの減算を行うこととし、インクリメント
＝３、モジュロ＝８と指定する。

最初のアドレスは、ａｌｌの入っている１０を指定する
。

アドレス計算は下に示すように進行する。

ここで示したように、列ベクトルの連続でストドアされ
ていたデータが、行ベクトルの連続として取り出すこと
が可能になる。

次にもう一つの使用例として、同期関数を、同期分だけ
のデータから作り出す場合を示す。

第２図のｙ ＝Ｓ１ｎｘのグラフの０°から３゛６０°
ま−での区間を、３００幅で区切ったサンプル値を００
から順に■、■、■・・・、■とし、この順で記憶装置
にストアされているとする。

最初のデータがアドレスＯにあるとすれば、演算モード
は、剰余としてモジュロと同じ数をも許すとし、インク
リメント＝１、モジュロ＝１２、最初のアドレス＝Ｏと
すれば、 上に示したように、必要なだけ、周期関数が取り出せる
。

以上説明した例などのように、一般にはプログラム上で
処理される変換が、ハードウェア上で効率よく、高速に
処理されるので、行列演算などの、時間を多く必要とす
る演算などには、この機構の構造が特に有効である。

また周期関数の例にみるように、関数値を一度計算して
おいてこれを繰り返し用いることによって、記憶容量の
節約、及び計算時間の短縮に有用である。

次に本発明の池の実施例について説明する。

第３図はこの発明の池の実施例を示すブロック図で加減
算器を１個のみ用いる例である。

すなわち最初のアドレスとモジュロの加算を、インクリ
メントを加えるための加減算器７を用いて行ない、その
結果をレジスタ１３に入れこのレジスタ１３の内容とカ
レントアドレスレジスタ６との内容を比較器８で比較す
るように構成したもので、第１図の加算器５がレジスタ
１３に置き換えられたものである。

この実施例においても剰余の演算が行なえるので前記実
施例と同様の効果がある。

第４図はこの発明の更に別の実施例を示す図で、剰余を
とるのに除算器１６を定義どうり用いた例である。

この実施例においても前記実施例と同様の効果が得られ
る。

以上の池にも上述した演算を行うことのできる回路は種
々考えられる。

以上説明したように本発明は、現在のアドレスに次のア
ドレス計算を行なうための増分を保持するインクリメン
トレジスタと、アクセスする最初のデータのアドレス保
持するアドレスレジスタと、アドレスを計算する際のモ
ジュロの値を保持するモジュロレジスタと、これらのレ
ジスタの内容を制御部からの信号に応じて選択し且つデ
ータ転送をなすことによりモジュロの演算を行なう演算
回路トラ具備したことを特徴とするアドレス計算装置で
ある。

したがって本発明によれば、一般にはプログラム上での
なされる処理がハードウェア上で高速度で処理されるこ
とから、アドレスの計算を短時間に効率よく行なえるア
ドレス計算装置を提供できる。

【図面の簡単な説明】

第１図は本発明の一実施例の構成を示す図、第２図は同
実施例の機能を説明するための図、第３図および第４図
はそれぞれ本発明の池の実施例の構成を示す図である。

Claims (1)

【特許請求の範囲】
1. １ メモリに対して最初にアクセスするアドレスを示す
   初期アドレスデータと、現アクセスアドレスと次回にア
   クセスするべくアドレスとのアドレス差を示すインクリ
   メントデータと、前記メモリのアドレスアクセス順序に
   関与するモジュロデータとを用い、前記初期アドレスデ
   ータを現アクセスアドレスデータとして出力したのち、
   現アクセスアドレスデータに前記インクリメントデータ
   を加えて次回アクセスアドレスデータを作成シ、コの次
   回アクセスアドレスデータが前期初期アドレスデータに
   前記インクリメントデータを加えて設定されるデータよ
   り小さいときには上記次回アクセスアドレスデータを次
   のアクセスタイミングで現アクセスアドレスデータとし
   て出力し、前記次回アクセスアドレスデータが前記設定
   データを越えるときには前記次回アクセスアドレスデー
   タから前記モジュロデータを差引いて生成されるデータ
   を次のアクセスタイミングで現アクセスアドレスデータ
   として出力してなることを特徴とするアドレス計算装置
   。