JPS6282438A - 情報処理装置におけるデバツグ割込み制御方式 - Google Patents
情報処理装置におけるデバツグ割込み制御方式Info
- Publication number
- JPS6282438A JPS6282438A JP60222738A JP22273885A JPS6282438A JP S6282438 A JPS6282438 A JP S6282438A JP 60222738 A JP60222738 A JP 60222738A JP 22273885 A JP22273885 A JP 22273885A JP S6282438 A JPS6282438 A JP S6282438A
- Authority
- JP
- Japan
- Prior art keywords
- comparison
- data
- comparison information
- interrupt
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 claims description 11
- 230000004913 activation Effects 0.000 claims description 6
- 230000003213 activating effect Effects 0.000 claims description 3
- 238000000034 method Methods 0.000 claims description 2
- 230000000694 effects Effects 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は情報処理装置に関し、特に情報処理装置におけ
るデバッグ割込みの制御方式に関する。
るデバッグ割込みの制御方式に関する。
従来、情報処理装置において、プログラムの論理的ミス
やハードウェアの故障に起因して引き起こされる誤動作
の解析のために、メモリアクセス動作に着目してデバッ
グ作業を実行することが行なわれている。このようなデ
バッグ作業に対し従来は、検出したいメモリリクエスト
の種類やアクセスアドレスをセントする特殊なレジスタ
を有し、デバッグモードにセットされた情報処理装置の
プログラムの実行に伴い所望のメモリアクセスが為され
たときにそれを検出し、ソフトウェアにデバッグ割込み
条件の発生を報告するようなハードウェアサポートが備
えられていた。
やハードウェアの故障に起因して引き起こされる誤動作
の解析のために、メモリアクセス動作に着目してデバッ
グ作業を実行することが行なわれている。このようなデ
バッグ作業に対し従来は、検出したいメモリリクエスト
の種類やアクセスアドレスをセントする特殊なレジスタ
を有し、デバッグモードにセットされた情報処理装置の
プログラムの実行に伴い所望のメモリアクセスが為され
たときにそれを検出し、ソフトウェアにデバッグ割込み
条件の発生を報告するようなハードウェアサポートが備
えられていた。
〔発明が解決しようとする問題点)
このような従来のデバノグ力弐番91、メモリの特定ア
ドレスへのアクセス自体がデバッグすべき問題点と直接
に結びついた動イ1である場合にkl充分に役ケつもの
である。しかし、その特定の7トレスヘアクセスするケ
ースが?tf R存在するときは、その何れにおいても
デバッグ割込ylがtti告され()(るので、実際に
は無意味4「ケースなのかどうかをソフトウェアのデバ
ッグ割込)l処理ルーチン内で判定したりする必要が?
トシる。この判定は、例えばメモリへの書込めリフニス
Iでのア1′L・ス−・致が報告されたときには、その
γl゛レスのデータがどういう値に書き換えられたかと
いうことが重要な判定材料となることが多い。このよう
lfデータのチェ・7りはソフトピノエアにより可能で
あるが、所望のケースが出現する簡に余分なデバッグ割
込めの処理が動作することにより、通常上−1゛では発
生していた情報収集したいケースがデバッグモードでは
再現しなくなって、結局せっかくのデバッグ機能が有効
に活用されないという欠点がある。
ドレスへのアクセス自体がデバッグすべき問題点と直接
に結びついた動イ1である場合にkl充分に役ケつもの
である。しかし、その特定の7トレスヘアクセスするケ
ースが?tf R存在するときは、その何れにおいても
デバッグ割込ylがtti告され()(るので、実際に
は無意味4「ケースなのかどうかをソフトウェアのデバ
ッグ割込)l処理ルーチン内で判定したりする必要が?
トシる。この判定は、例えばメモリへの書込めリフニス
Iでのア1′L・ス−・致が報告されたときには、その
γl゛レスのデータがどういう値に書き換えられたかと
いうことが重要な判定材料となることが多い。このよう
lfデータのチェ・7りはソフトピノエアにより可能で
あるが、所望のケースが出現する簡に余分なデバッグ割
込めの処理が動作することにより、通常上−1゛では発
生していた情報収集したいケースがデバッグモードでは
再現しなくなって、結局せっかくのデバッグ機能が有効
に活用されないという欠点がある。
本発明の目的は、実環境と変わらない状態を再現しなが
ら所望のリクエストを捕捉してデバッグ割込7.を起動
ずろことができるようにすることにある。
ら所望のリクエストを捕捉してデバッグ割込7.を起動
ずろことができるようにすることにある。
本発明は上記目的を達成するために、メモリリフニスl
の一1マントおよびアドレスに関する比較情報を保持す
る第1の比較情報保持手段と、書込みデータに関する比
較悄幸Uを保持する第2の比較情報保持手段と、 情報処理装置で発生ずるメモリリクエストのコマンドお
よびアドレスと前記第1の比較情報保持手段6、二保持
された比較情報を比較する第1の比較手段と、 前記情報処理装置で発生する書込みデータと前記第2の
比較情報保持手段に保持された比較情報とを、両者の比
較すべきビット位置を指示するマスクデータの内容に応
じて比較する第2の比較手段と、 前記第1の比較手段と前記第2の比較手段とで所定の比
較結果が得られたときにデハソグ割込み起動の制御信号
を発4卜するデバッグ割込み起動手段とを設ける。
の一1マントおよびアドレスに関する比較情報を保持す
る第1の比較情報保持手段と、書込みデータに関する比
較悄幸Uを保持する第2の比較情報保持手段と、 情報処理装置で発生ずるメモリリクエストのコマンドお
よびアドレスと前記第1の比較情報保持手段6、二保持
された比較情報を比較する第1の比較手段と、 前記情報処理装置で発生する書込みデータと前記第2の
比較情報保持手段に保持された比較情報とを、両者の比
較すべきビット位置を指示するマスクデータの内容に応
じて比較する第2の比較手段と、 前記第1の比較手段と前記第2の比較手段とで所定の比
較結果が得られたときにデハソグ割込み起動の制御信号
を発4卜するデバッグ割込み起動手段とを設ける。
第1の比較情報イ^持手段にコマンドの種類として書込
みコマンドを、アドレスとしてその特定のアドレスをそ
れぞれ保持させ、第2の比較情報保持手段に比較用のデ
ータを保持させ、この保持させたデータのどのビット位
置を比較対象とするかを指示するマスクデータを設定し
、■一つ、デバッグ割込み起動手段が第1および第2の
比較手段の双方で一致が検出されたときにデバッグ割込
ス起動するようにしておくと、ある特定の了1゛レスに
対し上記比較データのうらマスクデータで定まる特定の
ビット位置のデータパターンと同一のデータパターンを
有するデータが書込まれるようなメモリリクエストが発
生したときにデハソグ割込みが起動される。
みコマンドを、アドレスとしてその特定のアドレスをそ
れぞれ保持させ、第2の比較情報保持手段に比較用のデ
ータを保持させ、この保持させたデータのどのビット位
置を比較対象とするかを指示するマスクデータを設定し
、■一つ、デバッグ割込み起動手段が第1および第2の
比較手段の双方で一致が検出されたときにデバッグ割込
ス起動するようにしておくと、ある特定の了1゛レスに
対し上記比較データのうらマスクデータで定まる特定の
ビット位置のデータパターンと同一のデータパターンを
有するデータが書込まれるようなメモリリクエストが発
生したときにデハソグ割込みが起動される。
デバッグ割込み起動手段が第1の比較手段で一致が検出
されhつ第2の比較手段で一致が検出されないときにデ
バッグ割込力を起動するようにしておけば、ある特定の
アドレスに比較用データの特定ビットのデータパターン
と同一のデータパターンを有するデータjソ外のデータ
が書込まれたときにデバッグ割込みを起動することがで
きる。
されhつ第2の比較手段で一致が検出されないときにデ
バッグ割込力を起動するようにしておけば、ある特定の
アドレスに比較用データの特定ビットのデータパターン
と同一のデータパターンを有するデータjソ外のデータ
が書込まれたときにデバッグ割込みを起動することがで
きる。
図は本発明の実施例における情報処理装置の要部ブロッ
ク図であり、1は演算の制御や実行などの主要回路を全
て含む演算制御部、2は演算制御 ゛部1の内部
にあって、主記憶装置3とのインタフェイズを有するメ
モリアクセス制御部、4は実際のメモリアクセスのコマ
ンド及びアドレスとの比較情報を保持するだめの比較コ
マンド・アドレスレジスタ、5はメモリアクセスが書込
みコマンドの場合における実際の書込みデータとの比較
情報を保持するための比較データレジスタ、6はメモリ
アクセス制御部2から信号線201を通して主記憶装置
3に送出されるコマンド及びアドレスを比較コマンド・
アドレスレジスタ4に保持された比較情報と比較するた
めの比較回路、7はメモリアクセス制御部2から信号線
202を通して主記憶装置3に送出される書込みデータ
を比較データレジスタ5に保持された比較情報と比較す
るだめの比較回路、8はアントゲ−1・である。このア
ンドゲート8の出力801がデバッグ割込み起動の制御
信号として演算制御部1へ送出されている。
ク図であり、1は演算の制御や実行などの主要回路を全
て含む演算制御部、2は演算制御 ゛部1の内部
にあって、主記憶装置3とのインタフェイズを有するメ
モリアクセス制御部、4は実際のメモリアクセスのコマ
ンド及びアドレスとの比較情報を保持するだめの比較コ
マンド・アドレスレジスタ、5はメモリアクセスが書込
みコマンドの場合における実際の書込みデータとの比較
情報を保持するための比較データレジスタ、6はメモリ
アクセス制御部2から信号線201を通して主記憶装置
3に送出されるコマンド及びアドレスを比較コマンド・
アドレスレジスタ4に保持された比較情報と比較するた
めの比較回路、7はメモリアクセス制御部2から信号線
202を通して主記憶装置3に送出される書込みデータ
を比較データレジスタ5に保持された比較情報と比較す
るだめの比較回路、8はアントゲ−1・である。このア
ンドゲート8の出力801がデバッグ割込み起動の制御
信号として演算制御部1へ送出されている。
また図において、9は比較データレジスタ5およびメモ
リアクセス制御部2からの信号線202を介した書込み
データと同一ビット幅をもつマスクデータを格納される
マスクデータレジスタであり、このマスクデータレジス
タ9の出力901がマスク回路10の制御に用いられる
。即ち、マスクデータレジスタ9の各ビットのうち“l
”に対応する部分は比較回路7での比較の対象となるが
、“0”に対応する部分は比較の対象から外されて人力
データとしては一致しているイ)のとして取り扱われる
。
リアクセス制御部2からの信号線202を介した書込み
データと同一ビット幅をもつマスクデータを格納される
マスクデータレジスタであり、このマスクデータレジス
タ9の出力901がマスク回路10の制御に用いられる
。即ち、マスクデータレジスタ9の各ビットのうち“l
”に対応する部分は比較回路7での比較の対象となるが
、“0”に対応する部分は比較の対象から外されて人力
データとしては一致しているイ)のとして取り扱われる
。
本実施例の情報処理装置におけるデバッグ割込みの起動
の制御は、以下のようにして行なわれる。
の制御は、以下のようにして行なわれる。
今、検出したいメモリリクエストが書込みのコマンドで
然も特定アドレスの一部のビット位置が予め分かってい
る特定のデータパターンに書き換えられたときだけデバ
ッグ割込みを起こしたいとする。このようなことは、例
えばあるプログラムを動かすと本来はあり得ないような
特殊なパターンで特定アドレスの内容が乱されるといっ
た現象が発生ずるときに有効であり、従来よりデバッグ
に非常に時間がかかる事象の一つである。
然も特定アドレスの一部のビット位置が予め分かってい
る特定のデータパターンに書き換えられたときだけデバ
ッグ割込みを起こしたいとする。このようなことは、例
えばあるプログラムを動かすと本来はあり得ないような
特殊なパターンで特定アドレスの内容が乱されるといっ
た現象が発生ずるときに有効であり、従来よりデバッグ
に非常に時間がかかる事象の一つである。
上記のようなデバッグ割込みを行なわせる場合、先ずプ
ログラムによって検出したいメモリリクエストのコマン
ドとアクセスするアドレス値を比較情報として比較コマ
ンド・アドレスレジスタ4に信号線101を介して格納
し、また上記特定のデータパターンを含むデータを比較
情報として比較データレジスタ5に信号線102を介し
て格納する。
ログラムによって検出したいメモリリクエストのコマン
ドとアクセスするアドレス値を比較情報として比較コマ
ンド・アドレスレジスタ4に信号線101を介して格納
し、また上記特定のデータパターンを含むデータを比較
情報として比較データレジスタ5に信号線102を介し
て格納する。
更に、メモリへの書込みデータのうち比較したいビット
位置に対応するところだけ“1”をセントし他は“0″
にしたマスクデータを信号線105を介してマスクデー
タレジスタ9に格納する。そしてデバッグモードをセッ
トすることによりアンドゲート8の入力信号綿104を
“1“とじ、以後比較回路6.7による比較一致信号6
01,701のチェックが開始される。なお、このとき
比較回H7の動作を有効にするためにプログラムの指定
により信号線103を”1”にしておく。
位置に対応するところだけ“1”をセントし他は“0″
にしたマスクデータを信号線105を介してマスクデー
タレジスタ9に格納する。そしてデバッグモードをセッ
トすることによりアンドゲート8の入力信号綿104を
“1“とじ、以後比較回路6.7による比較一致信号6
01,701のチェックが開始される。なお、このとき
比較回H7の動作を有効にするためにプログラムの指定
により信号線103を”1”にしておく。
上記の状態で、問題となっているプログラムを実行開始
する。このプログラムは正常な状態でも比較コマンド・
アドレスレジスタ4にセットされているアドレスに対し
て書込みが行なわれるが、そのアドレスに対しメモリア
クセス制御部2から信号綿202を介して送出されるデ
ータのうちマスクデータレジスタ9により比較対象とな
っているフィールドが正常な値であれば、比較データレ
ジスタ5との一致がとれないからアンドゲート8の出力
801は0′であり、余分なデバッグ割込みは発生しな
い。従って、デバッグモードを設定していない通常の動
作モードで起きたのと同じ環境が保証される。また、マ
スクデータレジスタ9とマスク回路10とを設けたので
、特定アドレスのワードのうち正常動作であるときの書
き換えパターンが予め予想できないフィールドの比較を
行わないよ・うにすることができるので、余分なデータ
割込みの発生は更に確立が低くなる。
する。このプログラムは正常な状態でも比較コマンド・
アドレスレジスタ4にセットされているアドレスに対し
て書込みが行なわれるが、そのアドレスに対しメモリア
クセス制御部2から信号綿202を介して送出されるデ
ータのうちマスクデータレジスタ9により比較対象とな
っているフィールドが正常な値であれば、比較データレ
ジスタ5との一致がとれないからアンドゲート8の出力
801は0′であり、余分なデバッグ割込みは発生しな
い。従って、デバッグモードを設定していない通常の動
作モードで起きたのと同じ環境が保証される。また、マ
スクデータレジスタ9とマスク回路10とを設けたので
、特定アドレスのワードのうち正常動作であるときの書
き換えパターンが予め予想できないフィールドの比較を
行わないよ・うにすることができるので、余分なデータ
割込みの発生は更に確立が低くなる。
一方、所望のメモリリクエスト、即ちこの場合は予期し
ていなかったルーチンでの異常データの書込みなどが発
生すると、比較回路6.7の出力601 、701が共
に“1″となってアンドゲート8の出力801によりデ
バッグ割込みがかけられ、プログラムのバグ乃至はハー
ドウェアの障害をつきとめる貴重な情報を得ることが可
能となる。
ていなかったルーチンでの異常データの書込みなどが発
生すると、比較回路6.7の出力601 、701が共
に“1″となってアンドゲート8の出力801によりデ
バッグ割込みがかけられ、プログラムのバグ乃至はハー
ドウェアの障害をつきとめる貴重な情報を得ることが可
能となる。
なお上記の実施例では、比較回路7は主記憶装置3への
書込みデータと比較データレジスタ5の保持データとの
一致を検出するとその出カフ01が′1”となるよう構
成し、比較情報と同一フィールドを有するデータが書込
まれたときにデバッグ割込みを起動するようにしたが、
例えば比較回路7が不一致を検出したときにその出カフ
01を“1”とするよう構成するか或いはアンドゲート
8の入力信号線701上の信号を反転してアンドゲート
8に入力する構成にすることにより、ある特定アドレス
の特定ビット位置が本来!!J1持されている特定の値
以外で破壊されるようなケースが発4Iシたときるこデ
ハソグ割込めを起動するように構成することもできる。
書込みデータと比較データレジスタ5の保持データとの
一致を検出するとその出カフ01が′1”となるよう構
成し、比較情報と同一フィールドを有するデータが書込
まれたときにデバッグ割込みを起動するようにしたが、
例えば比較回路7が不一致を検出したときにその出カフ
01を“1”とするよう構成するか或いはアンドゲート
8の入力信号線701上の信号を反転してアンドゲート
8に入力する構成にすることにより、ある特定アドレス
の特定ビット位置が本来!!J1持されている特定の値
以外で破壊されるようなケースが発4Iシたときるこデ
ハソグ割込めを起動するように構成することもできる。
また、メモリリクエストの:1−7ン1゛が読出しコマ
ンドの場合は、信号線103を“0゛にして比較器87
の出カフ01をデ〜りに関係なく常に“1”とすること
C1:より、11S較回#I6の出力の状態のみに応し
てデータ割込めを発ノ1−さセることかできる。
ンドの場合は、信号線103を“0゛にして比較器87
の出カフ01をデ〜りに関係なく常に“1”とすること
C1:より、11S較回#I6の出力の状態のみに応し
てデータ割込めを発ノ1−さセることかできる。
以上説明したように、本発明は、メモリの特定のアドレ
スへの書込みリクエストに関して、書込みデータの内容
に従ってデバッグ割込みの起動をコントロールすること
により、実環境と変わらない状態を再現しながら所望の
リクエストをtdi jにしてデバッグ割込みを起重)
1することが可能となり、デバッグ効率を向上させ得る
効果がある。また、第2の比較手段は書込みデータと第
2の比較情報保持手段に保持された比較情報とを、両者
の比較すべきビット位置を指示するマスクデータの内容
に応じて比較するので、特定アドレスのIノード内のう
ら正常動作であるときの書き換えパターンが予め予想で
きないフィールドが存在する等のデータに対しても有効
なデバッグ割込みを発生させることができる。
スへの書込みリクエストに関して、書込みデータの内容
に従ってデバッグ割込みの起動をコントロールすること
により、実環境と変わらない状態を再現しながら所望の
リクエストをtdi jにしてデバッグ割込みを起重)
1することが可能となり、デバッグ効率を向上させ得る
効果がある。また、第2の比較手段は書込みデータと第
2の比較情報保持手段に保持された比較情報とを、両者
の比較すべきビット位置を指示するマスクデータの内容
に応じて比較するので、特定アドレスのIノード内のう
ら正常動作であるときの書き換えパターンが予め予想で
きないフィールドが存在する等のデータに対しても有効
なデバッグ割込みを発生させることができる。
【図面の簡単な説明】
図は本発明の実施例におi−+る情報処理装置の要部ブ
1コック図である。 図において、】は演算制御部、2はメモリアクセス制御
部、3は主記憶装置、4は比較コマンド・アドレスレジ
スタ、5は比較データレジスタ、6.7ば比較回路、8
はアンドゲート、9はマスクデータレジスタ、10はマ
スク回路、801 はデータ割込め起動の制御信号であ
る。
1コック図である。 図において、】は演算制御部、2はメモリアクセス制御
部、3は主記憶装置、4は比較コマンド・アドレスレジ
スタ、5は比較データレジスタ、6.7ば比較回路、8
はアンドゲート、9はマスクデータレジスタ、10はマ
スク回路、801 はデータ割込め起動の制御信号であ
る。
Claims (1)
- 【特許請求の範囲】 メモリリクエストのコマンドおよびアドレスに関する比
較情報を保持する第1の比較情報保持手段と、 書込みデータに関する比較情報を保持する第2の比較情
報保持手段と、 情報処理装置で発生するメモリリクエストのコマンドお
よびアドレスと前記第1の比較情報保持手段に保持され
た比較情報とを比較する第1の比較手段と、 前記情報処理装置で発生する書込みデータと前記第2の
比較情報保持手段に保持された比較情報とを、両者の比
較すべきビット位置を指示するマスクデータの内容に応
じて比較する第2の比較手段と、 前記第1の比較手段と前記第2の比較手段とで所定の比
較結果が得られたときにデバッグ割込み起動の制御信号
を発生するデバッグ割込み起動手段とを具備したことを
特徴とする情報処理装置におけるデバッグ割込み制御方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60222738A JPS6282438A (ja) | 1985-10-08 | 1985-10-08 | 情報処理装置におけるデバツグ割込み制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60222738A JPS6282438A (ja) | 1985-10-08 | 1985-10-08 | 情報処理装置におけるデバツグ割込み制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6282438A true JPS6282438A (ja) | 1987-04-15 |
Family
ID=16787125
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60222738A Pending JPS6282438A (ja) | 1985-10-08 | 1985-10-08 | 情報処理装置におけるデバツグ割込み制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6282438A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0585022U (ja) * | 1991-04-03 | 1993-11-16 | スタンレー電気株式会社 | トランスコア |
-
1985
- 1985-10-08 JP JP60222738A patent/JPS6282438A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0585022U (ja) * | 1991-04-03 | 1993-11-16 | スタンレー電気株式会社 | トランスコア |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1489729A (zh) | 单步处理 | |
| EP0638864B1 (en) | Development support system for microcomputer with internal cache | |
| JPS6282438A (ja) | 情報処理装置におけるデバツグ割込み制御方式 | |
| JPS60159951A (ja) | 情報処理装置におけるトレ−ス方式 | |
| JP2570593B2 (ja) | デバッグ装置 | |
| JPS6282437A (ja) | 情報処理装置におけるデバツグ割込み制御方式 | |
| JP2684966B2 (ja) | 入出力処理装置のデバッグ装置 | |
| JPS59153247A (ja) | デバツグ装置 | |
| JPS6270947A (ja) | デバグ割込み制御方式 | |
| JPS63111547A (ja) | メモリ制御方式 | |
| JPH01140348A (ja) | プログラムトレース装置 | |
| JPH0229833A (ja) | 保守診断方式 | |
| JPH0782447B2 (ja) | Dmaデータ転送制御装置 | |
| JPH1021110A (ja) | エミュレータ | |
| JPH02166510A (ja) | ディスク制御装置 | |
| JP2001508903A (ja) | プログラムのエラーを検査するための方法 | |
| JPH0315948A (ja) | アドレスバス試験方式 | |
| JPS62197844A (ja) | デイスクキヤツシユ装置 | |
| JPH01184551A (ja) | プログラムのデバッギング方式 | |
| JPH05173829A (ja) | エラー発生方法 | |
| JPH0368035A (ja) | 情報処理装置 | |
| JPS6031650A (ja) | 計算機 | |
| JPH05241911A (ja) | ハードウェア制御命令トレース回路 | |
| JP2000259453A (ja) | デバッグ装置 | |
| JPS6091458A (ja) | マイクロプロセツサのプログラムデバツグ装置 |