JPS6282437A - 情報処理装置におけるデバツグ割込み制御方式 - Google Patents
情報処理装置におけるデバツグ割込み制御方式Info
- Publication number
- JPS6282437A JPS6282437A JP60222737A JP22273785A JPS6282437A JP S6282437 A JPS6282437 A JP S6282437A JP 60222737 A JP60222737 A JP 60222737A JP 22273785 A JP22273785 A JP 22273785A JP S6282437 A JPS6282437 A JP S6282437A
- Authority
- JP
- Japan
- Prior art keywords
- comparison
- interrupt
- debugging
- comparison information
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は情報処理装置に関し、特に情報処理装置におけ
るデバッグ割込みの制御方式に関する。
るデバッグ割込みの制御方式に関する。
従来、情報処理装置において、プログラムの論理的ミス
やハードウェアの故障に起因して引き起こされる誤動作
の解析のために、メモリアクセス動作に着目してデバッ
グ作業を実行することが行なわれている。このようなデ
バッグ作業に対し従来は、検出したいメモリリクエスト
の種類やアクセスアドレスをセットする特殊なレジスタ
を有し、デバッグモードにセットされた情報処理装置の
プログラムの実行に伴い所望のメモリアクセスが為され
たときにそれを検出し、ソフトウェアにデバッグ割込み
条件の発生を報告するようなハードウェアサポートが備
えられていた。
やハードウェアの故障に起因して引き起こされる誤動作
の解析のために、メモリアクセス動作に着目してデバッ
グ作業を実行することが行なわれている。このようなデ
バッグ作業に対し従来は、検出したいメモリリクエスト
の種類やアクセスアドレスをセットする特殊なレジスタ
を有し、デバッグモードにセットされた情報処理装置の
プログラムの実行に伴い所望のメモリアクセスが為され
たときにそれを検出し、ソフトウェアにデバッグ割込み
条件の発生を報告するようなハードウェアサポートが備
えられていた。
このような従来のデバッグ方式は、メモリの特定アドレ
スへのアクセス自体がデバッグすべき問題点と直接に結
びついた動作である場合には充分に役立つものである。
スへのアクセス自体がデバッグすべき問題点と直接に結
びついた動作である場合には充分に役立つものである。
しかし、その特定のアドレスへアクセスする／、°−ス
が複数存在するとき（，１、その何れにおいてもデバッ
グ割込みが報告され得るので、実際には無意味なケース
なのかどうかをソフトウＩアのデバッグ割込み処理ルー
チン内で判定したりする必要がｚトＬ２る。この判定は
、例えばメモリへの書込みリクエストでのアト［ノス一
致が報告されたときには、そのアトトノスのデータがど
ういう値に書き換えられたかということが重要な判定＋
４１となることが多い。このようなデータのチェックは
ソフトウェアにより可能であるが、所望のケースが出現
する簡に余分なデハソグ割込みの処理が動作することに
より、１ＩＩｌ常モードでは発）−トシでいた情報収集
したい／、−−スがデバッグモードでは１■１現しなく
な−って、結局せっかくのデバッグ機能が有効に活用さ
れないという欠点がある。
が複数存在するとき（，１、その何れにおいてもデバッ
グ割込みが報告され得るので、実際には無意味なケース
なのかどうかをソフトウＩアのデバッグ割込み処理ルー
チン内で判定したりする必要がｚトＬ２る。この判定は
、例えばメモリへの書込みリクエストでのアト［ノス一
致が報告されたときには、そのアトトノスのデータがど
ういう値に書き換えられたかということが重要な判定＋
４１となることが多い。このようなデータのチェックは
ソフトウェアにより可能であるが、所望のケースが出現
する簡に余分なデハソグ割込みの処理が動作することに
より、１ＩＩｌ常モードでは発）−トシでいた情報収集
したい／、−−スがデバッグモードでは１■１現しなく
な−って、結局せっかくのデバッグ機能が有効に活用さ
れないという欠点がある。
本発明の目的（４、実環境と変わらない状態を再現しな
がら所望のリクエストを捕捉してデハソグ割込みを起動
することができるようにすることにある。
がら所望のリクエストを捕捉してデハソグ割込みを起動
することができるようにすることにある。
本発明ロー１〕記目的を達成するために、メモリリクエ
ストのコマンドおよびアドレスに関する比較情報を保持
する第１の比較情報保持手段と、書込めデータに関する
比較情報を保持する第２の比較情報保持手段と、 情Ｉ［ｉ処理装置で発生するメモリリクエストのコマン
ドおよびアｌ゛レスと前記第１の比較情報保持手段に保
持された比較情報を比較する第１の比較手段と、 前記情報処理装置で発生ずる書込みデータと前記第２の
比較悄１保持手段に保持された比較情報吉を比較する第
２の比較手段と、 前記第１の比較手段と前記第２の比較手段とで所定の比
較結果が得られたときにデハソグ割込み起動の制御信壮
を発生ずるデバッグ割込み起動手段とを設ける。
ストのコマンドおよびアドレスに関する比較情報を保持
する第１の比較情報保持手段と、書込めデータに関する
比較情報を保持する第２の比較情報保持手段と、 情Ｉ［ｉ処理装置で発生するメモリリクエストのコマン
ドおよびアｌ゛レスと前記第１の比較情報保持手段に保
持された比較情報を比較する第１の比較手段と、 前記情報処理装置で発生ずる書込みデータと前記第２の
比較悄１保持手段に保持された比較情報吉を比較する第
２の比較手段と、 前記第１の比較手段と前記第２の比較手段とで所定の比
較結果が得られたときにデハソグ割込み起動の制御信壮
を発生ずるデバッグ割込み起動手段とを設ける。
第１の比較情報保持手段にコマンドの種類として書込み
コマンドを、アドレスとしてその特定のアドレスをそれ
ぞれ保持させ、第２の比較情報保持手段に比較用データ
を保持さ１！、月つ、デバッグ割込み起ｅｈ手段が第１
および第２の比較手段の双方で一致が検出されたときに
デバッグ割込みを起動するようにしてよンくと、ある特
定のアドレスに対し−に記比較用データと同一のデータ
が書込まれるようなメモリリクエストが発生したときに
デバッグ割込みが起動される。
コマンドを、アドレスとしてその特定のアドレスをそれ
ぞれ保持させ、第２の比較情報保持手段に比較用データ
を保持さ１！、月つ、デバッグ割込み起ｅｈ手段が第１
および第２の比較手段の双方で一致が検出されたときに
デバッグ割込みを起動するようにしてよンくと、ある特
定のアドレスに対し−に記比較用データと同一のデータ
が書込まれるようなメモリリクエストが発生したときに
デバッグ割込みが起動される。
デバッグ割込み起動手段が第１の比較手段で一致力（＋
食出され■つ第２の比較手段で一致が検出されないとき
にデバッグ割込みを起動するようにしておけば、ある特
定のアドレスにある比較用データ以外のデータが書込ま
れたときにデバッグ割込みを起動することができる。
食出され■つ第２の比較手段で一致が検出されないとき
にデバッグ割込みを起動するようにしておけば、ある特
定のアドレスにある比較用データ以外のデータが書込ま
れたときにデバッグ割込みを起動することができる。
図は本発明の実施例における情報処理装置の要部ブロッ
ク図であり、１は演算の制御や実行などの主要回路を全
て含む演算制御部、２は演算制御部１の内部にあって、
主記憶装置３とのインタフェイスを有するメモリアクセ
ス制御部、４は実際のメモリアクセスのコマンド及びア
ドレスとの比較情報を保持するための比較コマンド・ア
ドレスレジスタ、５はメモリアクセスが書込みコマンド
の場合における実際の書込みデータとの比較情報を保持
するための比較データレジスタ、６はメモリアクセス制
御部２から信号線２０１を通して主記憶装置３に送出さ
れるコマンドとアドレスを比較コマンド・アドレスレジ
スタ４に保持された比較情報と比較するための比較回路
、７はメモリアクセス制御部２から信月綿２０２を通し
て主記憶装置３に送出される書込みデータを比較データ
レジスタ５に保持された比較情報と比較するための比較
回路、８はアンドゲートである。このアンドゲート８の
出力８０１がデバッグ割込み起動の制御信号として演算
制御部１へ送出されている。
ク図であり、１は演算の制御や実行などの主要回路を全
て含む演算制御部、２は演算制御部１の内部にあって、
主記憶装置３とのインタフェイスを有するメモリアクセ
ス制御部、４は実際のメモリアクセスのコマンド及びア
ドレスとの比較情報を保持するための比較コマンド・ア
ドレスレジスタ、５はメモリアクセスが書込みコマンド
の場合における実際の書込みデータとの比較情報を保持
するための比較データレジスタ、６はメモリアクセス制
御部２から信号線２０１を通して主記憶装置３に送出さ
れるコマンドとアドレスを比較コマンド・アドレスレジ
スタ４に保持された比較情報と比較するための比較回路
、７はメモリアクセス制御部２から信月綿２０２を通し
て主記憶装置３に送出される書込みデータを比較データ
レジスタ５に保持された比較情報と比較するための比較
回路、８はアンドゲートである。このアンドゲート８の
出力８０１がデバッグ割込み起動の制御信号として演算
制御部１へ送出されている。
本実施例の情報処理装置におけるデハソグ割込みの起動
の制御は、以下のようにして行なわれる。
の制御は、以下のようにして行なわれる。
今、検出したいメモリリクエストが書込みのコマントで
然も特定アドレスが予め分かっている特定のデータパタ
ーンに書き換えられたときだけデバッグ割込みを起こし
たいとする。このようなことは、例えばあるプログラム
を動かすと本来はあり得ないような特殊なパターンで特
定アト！／スの内容が乱されるといった現象が発生ずる
ときに有効であり、従来よりデバッグに非常に時間がか
かる事象の一つである。
然も特定アドレスが予め分かっている特定のデータパタ
ーンに書き換えられたときだけデバッグ割込みを起こし
たいとする。このようなことは、例えばあるプログラム
を動かすと本来はあり得ないような特殊なパターンで特
定アト！／スの内容が乱されるといった現象が発生ずる
ときに有効であり、従来よりデバッグに非常に時間がか
かる事象の一つである。
上記のようなデバッグ割込のを行なわせる場合、先ずプ
ログラムによって検出したいメモリリクエストのコマン
ドとアクセスするアドレス値を比較情報として比較コマ
ンド・アドレスレジスタ４に信号線１０１を介して格納
し、また上記特定のデータパターンを比較情報として比
較データレジスタ５に信号線１０２を介して格納する。
ログラムによって検出したいメモリリクエストのコマン
ドとアクセスするアドレス値を比較情報として比較コマ
ンド・アドレスレジスタ４に信号線１０１を介して格納
し、また上記特定のデータパターンを比較情報として比
較データレジスタ５に信号線１０２を介して格納する。
そしてデバッグモードをセットすることによりアントゲ
−１・８の入力信号線１０４を“１”とし、以後比較四
ＮＲ６＋７による比較一致信号６０１，７０１のチェッ
クが開始される。なお、このとき比較回路７の動作を有
効にするためにプログラムの指定により信号線１０３を
“１”にしておく。
−１・８の入力信号線１０４を“１”とし、以後比較四
ＮＲ６＋７による比較一致信号６０１，７０１のチェッ
クが開始される。なお、このとき比較回路７の動作を有
効にするためにプログラムの指定により信号線１０３を
“１”にしておく。
上記の状態で、問題となっているプログラムを実行開始
する。このプログラムは正常な状態でも比較コマンド・
アドレスレジスタ４にセットされているアドレスに対し
て書込みが行なわれるが、そのアドレスに対しメモリア
クセス制御部２から信号綿２０２を介して送出されるデ
ータが正常であれば、比較データレジスタ５との一致が
とれないからアンドゲート８の出力８０１は“０”であ
り、余分なデバッグ割込みは発生しない。従って、デバ
ッグモードを設定していない通常の動作モードで起きた
のと同じ環境が保証される。一方、所望のメモリリクエ
スト、即ちこの場合は予期していなかったルーチンでの
異常データ （特定アドレスに対する特定のデータパタ
ーン）の書込みなどが発汁すると、比較回路６．７の出
力６０１，７０１が共に“１″となってアンドゲート８
の出力８０１によりデバッグ割込みがかけられ、プログ
ラムのバグ乃至はハードウェアの障害をつきとめる貴重
な情報を得ることが可能となる。
する。このプログラムは正常な状態でも比較コマンド・
アドレスレジスタ４にセットされているアドレスに対し
て書込みが行なわれるが、そのアドレスに対しメモリア
クセス制御部２から信号綿２０２を介して送出されるデ
ータが正常であれば、比較データレジスタ５との一致が
とれないからアンドゲート８の出力８０１は“０”であ
り、余分なデバッグ割込みは発生しない。従って、デバ
ッグモードを設定していない通常の動作モードで起きた
のと同じ環境が保証される。一方、所望のメモリリクエ
スト、即ちこの場合は予期していなかったルーチンでの
異常データ （特定アドレスに対する特定のデータパタ
ーン）の書込みなどが発汁すると、比較回路６．７の出
力６０１，７０１が共に“１″となってアンドゲート８
の出力８０１によりデバッグ割込みがかけられ、プログ
ラムのバグ乃至はハードウェアの障害をつきとめる貴重
な情報を得ることが可能となる。
なお」−記の実施例では、比較回路７は主記憶装置３へ
の書込みデータと比較データレジスタ５の保持データと
の一致を検出するとその出カフ０１が“１”となるよう
構成し、比較情報と同一データが書込まれたときにデバ
ッグ割込みを起動するようにしたが、例えば比較回路７
が不一致を検出したときにその出カフ０１を“１”とす
るよう構成するか或いはアンドゲート８の入力信号線７
０１上の信号を反転してアンドゲート８に入力する構成
にすることにより、ある特定アドレスが本来期待されて
いる特定の値以外で破壊されるようなケースが発生した
ときにデバッグ割込みを起動するように構成することも
できる。
の書込みデータと比較データレジスタ５の保持データと
の一致を検出するとその出カフ０１が“１”となるよう
構成し、比較情報と同一データが書込まれたときにデバ
ッグ割込みを起動するようにしたが、例えば比較回路７
が不一致を検出したときにその出カフ０１を“１”とす
るよう構成するか或いはアンドゲート８の入力信号線７
０１上の信号を反転してアンドゲート８に入力する構成
にすることにより、ある特定アドレスが本来期待されて
いる特定の値以外で破壊されるようなケースが発生した
ときにデバッグ割込みを起動するように構成することも
できる。
また、メモリリクエストのコマンドが読出しコマンドの
場合は、信号線１０３を０”にして比較回路７の出カフ
０１をデータに関係なく常に“１”とすることにより、
比較回路６の出力の状態のみに応じてデータ割込みを発
生させることができる。
場合は、信号線１０３を０”にして比較回路７の出カフ
０１をデータに関係なく常に“１”とすることにより、
比較回路６の出力の状態のみに応じてデータ割込みを発
生させることができる。
以上説明したように、本発明は、メモリの特定のアドレ
スへの書込みリクエストに関して、書込みデータの内容
に従ってデハソグ割込みの起動をコントロールすること
により、実環境と変わらない状態を再現しながら所望の
リクエストを捕捉してデバッグ割込みを起動することが
可能となり、デバッグ効率を向上させ得る効果がある。
スへの書込みリクエストに関して、書込みデータの内容
に従ってデハソグ割込みの起動をコントロールすること
により、実環境と変わらない状態を再現しながら所望の
リクエストを捕捉してデバッグ割込みを起動することが
可能となり、デバッグ効率を向上させ得る効果がある。
図は本発明の実施例における情報処理装置の要部ブロッ
ク図である。 図において、１は演算制御部、２はメモリアクセス制御
部、３は主記憶装置、４は比較コマンド・アドレスレジ
スタ、５は比較データレジスタ、６．７は比較回路、８
はアンドゲート、８０１はデータ割込み起動の制御信号
である。
ク図である。 図において、１は演算制御部、２はメモリアクセス制御
部、３は主記憶装置、４は比較コマンド・アドレスレジ
スタ、５は比較データレジスタ、６．７は比較回路、８
はアンドゲート、８０１はデータ割込み起動の制御信号
である。
Claims (1)
- 【特許請求の範囲】 メモリリクエストのコマンドおよびアドレスに関する比
較情報を保持する第１の比較情報保持手段と、 書込みデータに関する比較情報を保持する第２の比較情
報保持手段と、 情報処理装置で発生するメモリリクエストのコマンドお
よびアドレスと前記第１の比較情報保持手段に保持され
た比較情報とを比較する第１の比較手段と、 前記情報処理装置で発生する書込みデータと前記第２の
比較情報保持手段に保持された比較情報とを比較する第
２の比較手段と、 前記第１の比較手段と前記第２の比較手段とで所定の比
較結果が得られたときにデバッグ割込み起動の制御信号
を発生するデバッグ割込み起動手段とを具備したことを
特徴とする情報処理装置におけるデバッグ割込み制御方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60222737A JPS6282437A (ja) | 1985-10-08 | 1985-10-08 | 情報処理装置におけるデバツグ割込み制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60222737A JPS6282437A (ja) | 1985-10-08 | 1985-10-08 | 情報処理装置におけるデバツグ割込み制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6282437A true JPS6282437A (ja) | 1987-04-15 |
Family
ID=16787108
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60222737A Pending JPS6282437A (ja) | 1985-10-08 | 1985-10-08 | 情報処理装置におけるデバツグ割込み制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6282437A (ja) |
-
1985
- 1985-10-08 JP JP60222737A patent/JPS6282437A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0638864B1 (en) | Development support system for microcomputer with internal cache | |
| JPS6282437A (ja) | 情報処理装置におけるデバツグ割込み制御方式 | |
| JPS6282438A (ja) | 情報処理装置におけるデバツグ割込み制御方式 | |
| KR100238174B1 (ko) | 병렬 프로세서 시스템 | |
| JP2653412B2 (ja) | ブレークポイント設定方法 | |
| JPH0581087A (ja) | プロセサのモニタ方式 | |
| JP2684966B2 (ja) | 入出力処理装置のデバッグ装置 | |
| JPS6270947A (ja) | デバグ割込み制御方式 | |
| JP2754899B2 (ja) | デバック装置のリターンアドレス監視回路 | |
| JP3102381B2 (ja) | タスクデバッグ装置、タスクデバッグ方法及びその記録媒体 | |
| JPS59183443A (ja) | デバツグ装置 | |
| JPH01175045A (ja) | アドレスマッチ検出方法 | |
| JPH0782447B2 (ja) | Ｄｍａデータ転送制御装置 | |
| JPH0324640A (ja) | 情報処理装置のデバッグ方式 | |
| JPH02264339A (ja) | 情報処理装置 | |
| JPS61211746A (ja) | プログラム実行制御方式 | |
| JPH04235641A (ja) | マイクロプロセッサ開発支援装置 | |
| JPH0635760A (ja) | トレース機能付バッファ装置 | |
| JPH0432418B2 (ja) | ||
| JPS61194531A (ja) | 命令実行制御装置 | |
| JPH03168845A (ja) | 命令実行制御方式 | |
| JPH01187645A (ja) | マイクロプログラム走行停止方式 | |
| JPH05151021A (ja) | 常駐領域組み込み型デバツガによるデバツグ方式 | |
| JPS60207937A (ja) | デ−タ処理装置 | |
| JPH0362233A (ja) | アドレスマッチタイミングトレース機構 |