JPS6282593A - バブルフアイルメモリ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の概要〕 本発明はｎ個の磁気バブルメモリを１つの共通回路で制
御する制御回路内部において各磁気バブルメモリから伝
達されるあるいは各磁気バブルメモリにデータを転送す
る場合には前記制御回路内部においてはシリアルデータ
に変換されて各シリアルビットに対して不良欠陥ループ
に対応するビットをマスクする必要がある。このような
複数の磁気バブルメモリをパラレル駆動する場合には各
磁気バブルメモリの不良ループ情報を格納する外部記憶
媒体より不良ループ情報を高速に読み出す必要がある。

本発明は不良ループ情報を格納している外部記憶媒体の
内容を予め制御回路内部にあるＲＡＭ　（ランダムアク
セスメモリ）に転送しておき、この高速ＲＡＭの内容す
なわち不良ループ情報を高速に読み出すことによって前
記各磁気バブルメモリの不良ループへの書込み、あるい
は不良ループからの読み出しビットをマスクし、正常な
データのみ磁気バブルメモリから外部装置へ転送したり
、あるいは逆に外部装置から磁気バブルメモリに正常デ
ータを転送するようにしたものである。本発明ではデー
タ転送時の不良ループデータ処理は高速ＲＡＭを介して
行なうのでパラレル駆動型の磁気バブルメモリ装置に対
しても制御方式上の種々の制約を受けずに高速データ処
理を行なうことが出来る。

〔産業上の利用分野〕

本発明はバブルファイルメモリ装置に係り、特に電源投
入後、低速な固定記憶媒体（ＲＯＭ）から、不良ループ
情報をリードライト可能な高速なランダムアクセスメモ
リ　（ＲＡＭ）に転送し、磁気バブルメモリと外部との
データ転送時には、前記ＲＡＭの不良ループ情報を高速
に読み出すことによってｎｕｌｌの磁気バブルメモリ装
置と外部との間で正常データのみを転送できるようにす
ることを特徴としたパラレル駆動型バブルファイルメモ
リ装置に関する。

〔従来の技術〕

磁気バブルメモリは膜面に垂直な方向にバイアス磁界を
与えると磁気バブルという円筒軸が出現し、この磁気バ
ブルの有無を１と０に対応させて記憶する回路である。

磁気バブルメモリ内・ノブは第２図に示すように記憶領
域としての複数本のマイナーループ２６とこれにトラン
スファーゲート２１を介して接続した読み書き用のメジ
ャーループ２２から構成され、各磁気バブルは各マイナ
ーループ２６上の一点ａ１に生成されており、バブルメ
モリ内のデータはマイナーループ２６内の１ｉ７ａａ−
ａヤ、のデータを１つのページとして記憶される。膜面
にＸ線、Ｙ線を走らせこの線に互いに９０度位相が異な
る三角波電流を流すことにより。

面上に水平な方向に回転磁界が発生し、この回転磁界に
より１行中のバブルａＯ〜ａヤ、はすべて同時に上の行
ｂＯ〜ｂ　ｔ＋−ｔにそれぞれシフト移動する。

回転磁界によってアクセスされた１行分のバブルはトラ
ンスファゲート２１の位置まで転送され。

これを介してメジャーループ２２上ヘトランスアウトさ
れる。メジャーループ２２へ転送されたバブルはその上
を続けて巡回することになる。データ読み出し時には、
レプリケートゲート２３で２つのバブルに分割され１つ
はメジャーループ２２上をそのまま転送され、もう１つ
のバブルは検出器（図示せず）まで送られ、電気信号と
して出力されて消滅する。

一方、データ書き込み時には１発生消去器２４で古いバ
ブルを消去し、新しいバブルを発生するようにしている
。読み出し時にメジャーループ２２上に残したバブルや
書き込み時に発生したバブルはメジャーループ２２上を
巡回し、再びトランスファゲート２１の位置に到達し、
マイナーループ２６ヘトランスインされ再書き込み、又
は新規に書き込みが実行される。このような磁気バブル
メモリはＭＯＳメモリやＣＯＤと比較して情報が不揮発
性でありマスク枚数が少ないので低価格であり１機械的
動作もないので計算機システムの中でページングディバ
イスとして注目されている。

しかし、チップ製造上、マイナーループ２６に欠陥が生
じるものがあり、マイナーループ２６の内。

欠陥のないループのみを使用するように使用可能１また
は、使用不可能なループの識別、すなわち。

不良ループ情報を記憶する専用のブートループ２５があ
る。このブートループ上の不良ループ情報はマイナール
ープと独立して呼び出すことが可能でメモリ外部に設置
される制御内の外部記憶媒体に一度書き込まれ、その媒
体を呼び出すことにより、正常なマイナーループと外部
とのデータ転送を正確に行なうように制御する回路が制
御回路内部に必要となる。従来、この種の磁気バブルフ
ァイルメモリ装置においては、磁気バブルメモリ素子が
１つである場合にはシリアル駆動であるために、不良ル
ープ情報を格納する前記外部記憶媒体として低速メモリ
を使用しても容易に制御可能であった。すなわち、磁気
バブルメモリ素子が１つであれば不良ループ情報を格納
する外部記憶媒体をバブルメモリボード上及びカセット
上に設けた場合のブロック図はそれぞれに第３図のよう
になる。バブルカセット内にあるバブルメモリ２０１の
マイナーループから読み出されるビ、７トはセンスアン
プ２０２を介してコントロール部及びコントロールボー
ド１０のタイミングジェネレータ１０１に入力される。

第３図（ａ）においては。

バブルメモリ２０１の各マイナーループの不良ループ情
報は外部記憶媒体１０２に記憶されている。

この外部記憶媒体１０２は、一般にはリードオンリメモ
リ　（ＲＯＭ）によって構成されている。ＲＯＭ１０２
からの不良ループ情報の読み出しデータが論理１の時に
対応するタイムスロットにおいては、バブルメモリ２０
１に対しては正常なマイナーループからの読み出し、或
いは正常なマイナーループへの書き込みを実行する。一
方、ＲＯＭ１０２からのデータがＯの時には、対応する
タイムスロットにおいて、バブルメモリ素子２０１は不
良マイナーループであることを意味するので。

バブルメモリ素子２０１への読み出し、及び書き込みを
マスクするように制御する。このような制御を行なう制
御回路がシーケンサ１０３．コントローラ１０４であり
、前記コントローラ１０４から出力されるアドレスカウ
ンタ１へのパルス信号によってアドレスカウンタ１は逐
次カウントアンプし、外部記憶媒体１０２のアドレスを
インクリメントする。そしてアドレスカウンタ１０５に
よって指定される外部記憶媒体１０２の読み出しデータ
が不良ループ情報としてタイミングジェネレータ１０１
に与えられる。第３図（ｂ）における磁気バブルファイ
ルメモリ装置の動作は第３図（ａ）に示されるバブルフ
ァイルメモリ装置とまったく同様であるが、外部記憶媒
体及び前記外部記憶媒体のアドレスを与えるアドレスカ
ラン久１はそれぞれバブルカセット側に存在している。

第３図（ａ）、　（ｂ）に示される従来のバブルファイ
ルメモリ装置は、データ転送がすべてシリアル駆動であ
るので、バブルメモリ素子２０１は１０μｓに１ビツト
の割合でコントロールボードのコントローラへデータを
送ってくるので、外部記憶媒体１０２には低速なＲＯＭ
等を使用しても制御は容易に行なうことができた。とこ
ろがデータの高速処理を目的としたパラレル駆動を行な
う場合２例えば４Ｍビットバブルディバイスを４素子間
時に動かす場合には各ディバイスとの転送は４ビツトで
行なうが、制御部においてはシリアル変換されるので１
６ビツトが１つのフレームとなるように制御部において
処理する必要がある。すなわち、この場合、シリアル駆
動の約１６倍の速さで外部記憶媒体より不良ループ情報
を読み出して処理を行なわなくてはならない。このため
アクセスタイムの速い外部記憶媒体が必要となり、コス
トアップは不可避となる。ＲＯＭを例にとれば、Ｃ−Ｍ
ＯＳのＥＰＲＯＭは使えず、バイポーラのＦＲＯＭでな
くてはならない等、消費電力、コスト、周辺回路設計の
面で制限が生じてしまうという欠点があった。

〔発明が解決しようとする問題〕

本発明の目的はこのような従来の欠点を除去するために
、電源投入後に、比較的低速な固定記憶媒体（ＲＯＭ）
で構成される外部記憶媒体から不良ループ情報を高速な
リードライト可能なランダムアクセスメモリ　（ＲＡＭ
）に転送し、磁気バブルメモリ装置と外部とのデータ転
送時には、この高速なランダムアクセスメモリから不良
ループ情報をビットシリアルに高速に読み出すことによ
ってパラレル駆動を行なうバブルファイルメモリ装置に
おいても確実に正常ループからの情報を外部に転送した
り、逆に外部からの情報を正常なマイナーループへ書き
込むように制御を可能にするバブルファイルメモリ装置
を提供するものである。

〔問題を解決するための手段〕

本発明は、マイナーループとメジャーループまたはメジ
ャーラインを有する複数の磁気バブル記憶素子と。

該複数の磁気バブル記憶素子の不良ループ情報を格納す
る外部記憶媒体と。

書き込み時には前記外部記憶媒体から不良ループ情報を
低速で書き込み、読み出し時には前記格納された不良ル
ープ情報を高速に読み出す高速なランダムアクセスメモ
リと。

外部装置とのデータ転送時には前記高速なランダムアク
セスメモリを高速にアクセスし読み出された不良ループ
情報を使って不良マイナーループを使用しないようにス
キップして使用するようにする制御回路とを有すること
を特徴とするバブルファイルメモリ装置を提供すること
により達成される。

〔作　　用〕

不良ループ情報を格納するため、第１と第２の外部記憶
媒体を有し、前記第１の外部記憶媒体はリードライト可
能な高速なランダムアクセスメモリ（ＲＡＭ）であり、
第２の外部記憶媒体は比較的低速な固定記憶媒体（ＲＯ
Ｍ）であるようにし。

電源投入後、前記第２の外部記憶媒体から前記第１の外
部記憶媒体すなわち、高速なランダムアクセスメモリへ
、不良ループ情報を低速で転送し。

磁気バブルメモリ装置と外部とのデータ転送時には、前
記第１の外部記憶媒体すなわち、高速ＲＡＭを用いて、
不良ループからの読出しビットあるいは、不良ループへ
の書き込みビットをマスクするように制御して高速で動
作することを可能とするようにしている。

〔実　施　例〕

次に１本発明の実施例を図面を参照しながら説明する。

第１図は本発明の磁気バブルファイルメモリ装置のバブ
ルメモリボードタイプ及びバブルカセットタイプのもの
を示すブロック図である。制御部３０は、ｎ１ｌｌの磁
気バブルメモリのすべてに接続し、外部装置　（図示せ
ず）と前記ｎ個の各磁気バブルメモリ素子との情報伝達
の制御を１つの回路で実行する。バブルカセット及びリ
ニア部４０内には不良ループを有する磁気バブルメモリ
４０１が複数個存在するが図では一般的な磁気バブルメ
モリの１個が示されている。磁気バブルメモリ素子４０
１は回転磁界を与えるためのコイルドライバ４０２及び
動作に必要なジェネレートパルス等を発生するためのパ
ルス電流を磁気バブルメモリ素子４０１に供給するファ
ンクションドライバ４０３．及び磁気バブルメモリ素子
４０１からの出力を読取るセンスアンプ４０４等から構
成される。

一方、コントロール部及びコントロールボード３０の制
御では、各バブルメモリ４０１の正常なマイナーループ
上へ情報を書き込む場合には、外部装置からデータが転
送され、タイミングジェネレータ３０５を介してパラレ
ル変換された後、ｎ個のバブルメモリ素子４０１の正常
なマイナーループヘデータが書き込まれる。また、外部
装置への情報を読み出しは、逆のルートで実行される。

すなわち、各バブルメモリ素子からの情報は、パラレル
からシリアルに変換されて制御部３０に入力され、コン
トローラ３０１を介して再びパラレルに変換され外部装
置に転送される。例えば、磁気バブルメモリ４０１から
外部装置に転送する場合には、各ｎ個の磁気バブルメモ
リ素子４０１から読み出されたデータは１度ｎビットパ
ラレル情報としてランチされ、シリアルに転送されるよ
うにパケット化される。各パケットのｉビット目は磁気
バブルメモリのｉ番目のメモリとの入出力データであり
、ｊ番目のパケットは各磁気バブルメモリのｊ番目のマ
イナーループとの伝達情報を含むことになる。ｉ番目の
磁気バブルメモリのｊ番目のマイナーループが不良であ
るとき、不良ループ情報を格納しであるＲＡＭ３０２に
おいては。

アドレスカウンタ３０３によって指定されるアドレス（
ｎｊ＋ｉ）からの読み出しデータがＯとなるようにして
おけば、前記アドレスカウンタ３０３をカウントアツプ
させる常時出力クロック３０４の対応するｎｊ＋ｉ番目
のタイムスロットは、指定された磁気バブルメモリ、即
ち、ｉ番目の磁気バブルメモリのｊ番目の不良マイナー
ループとの情報伝達用の時間区域であることを意味する
。従って、その論理Ｏによってその不良マイナーループ
との情報伝達をマスクするようにタイミングジェネレー
タ３０５は制御する。即ち、タイミングジェネレータ３
０５ではマイナーループの中に不良ループがある場合は
この不良ループを使用しないようにこの回路でスキップ
することになる。すなわち、不良ループに対応する常時
出力クロックアドレスクロック３０４のタイムスロット
においては、データの転送を停止するようにタイミング
ジェネレータ３０５の回路が制御する。このように、タ
イミングジェネレータ３０５の主な働きは、基本的には
ビットシリアルデータに対するランチ回路であって、シ
リアル情報が不良ループからの情報であることをＲＡＭ
３０２の内容で検出し、その時には常時出力クロック３
０４の遅延化パルスを除去してその不良ループからの情
報をラッチしないようにして入出力データを形成するも
のである。また、ｉ番目の磁気バブルメモリ素子のｊ番
目のマイナーループが正常であるときは、不良ループ情
報を格納するＲＡＭ３０２においては、アドレスカウン
タ３０３によって指定されるｎｊ＋ｉからの読み出しデ
ータが１となるようにしておけば、常時出力されるアド
レスクロック３０４の対応するｎｊ＋ｉのタイムスロッ
トは。

指定された磁気バブルメモリ、即ち、ｉ番目の磁気バブ
ルメモリのｊ番目のマイナーループが正常で情報伝達可
能な時間区域であることを意味する。

したがって、その論理１によってその正常なマイナール
ープとの情報伝達が実行できるようにタイミングジェネ
レータ３０５は制御する。このようにＲＡＭ３０２は正
常マイナーループへのデータへの書き込み、及び読み出
し時には、常時出力されるアドレスクロック３０４によ
ってカウントアツプされるアドレスカウンタ３０３によ
って１ビット毎順次不良ループ情報を出力する。

例えば、ｎ＝４の場合、ＲＡＭ３０２に対する磁気バブ
ルメモリの正常マイナーループとの情報伝達時における
アクセスタイミング及びＲＡＭ３０２のリードライト動
作のアクセスタイミングは第４図に示すようになる。第
４図において、ＲＡＭ３０２のアドレスは常時出力され
るアドレスクロック３０４によって０．　１．　２．　
３・・・とカウントアツプされ、４個の磁気バブルメモ
リ＃Ｏ，＃１．＃２．＃３はＲＡＭ３０２のアドレスが
更新される各タイムスロットにおいて正常マイナールー
プと外部装置とでデータ転送が実行される。この時、制
御部３０と４個の磁気バブルメモリ４０１とは４ビツト
パラレルに転送し、これを制御部３０において、シリア
ルに変換されてできるバケット倉タイミングジェネレー
タ３０５を介して外部装置と情報伝達するので情報のリ
ードライト時には、ＲＡＭ３０２は格納しである不良ル
ープ情報をアドレスクロック３０４の各タイムスロット
においてアドレスカウンタ３０３によって指定される１
ビツトの内容を順次読み出すことになる。このようにＲ
ＡＭ３０２のデータは順次読み出されるが、ｎ＝４の場
合には、０番地から３番地の各内容が＃Ｏから＃３まで
の各０番目のマイナーループの不良ループ情報であり、
４番地から７番地の各内容が＃０から＃３までのバブル
メモリの各１番目のマイナーループの欠陥情報である。

一般に、４ｊ＋ｉ　　（ｊ＝０．１，２，３゜・・・：
　ｉ＝ｏ、１，２．３）の各内容がｉ番目のバブルメモ
リのｊ番目のマイナーループの不良ループ情報となる。

また９例えば、４Ｍビットバブルディバイスを４素子間
時に動かす場合には。

各バブルメモリとは４ビツトパラレルであるから制御内
部すなわち、タイミングジェネレータ３０５の内部には
、１６ビノトシリアルに変換された各ビットをＲＡＭ３
０２からの読み出しデータによってラッチするかどうか
決定する機能が必要となり、従って、この場合には、シ
リアル駆動の約１６倍の速さで不良ループ情報を読み出
して処理を行なわなくてはならない。一般には、シリア
ル駆動と同じスピードでパラレル駆動を行なうためには
、不良ループ情報の読み出しをシリアル駆動の場合と比
較して１Ｍビットバブルディバイスに対してはｎ倍、４
Ｍビットバブルディバイスに対しては４ｎ倍高速に読み
出す必要がある。４Ｍビットバブルメモリコントロール
回路では制御回路のディレィタイムを含めて１６０ｎｓ
以下のアクセスタイムが要求される。本発明では、ＲＡ
Ｍ３０２は１回路のディレィタイムを考慮してアクセス
タイム１００　ｎｓ以下のランダムアクセスメモリが使
用されているところに特徴がある。

磁気バブルメモリ素子が１つである場合には。

すなわち、シリアル駆動の場合は磁気バブルメモリ素子
は約１０μｓに１ビツトの割合で制御部へデータを送っ
てくるので、従来はＲＡＭ３０２のかわりに低速のＲＯ
Ｍ等を使用しても制御は容易に行なうことができた。し
かし４Ｍビットバブルディバイスを４素子同時に動かす
場合には、１６０ｎｓ以下のアクセスタイムを持つ必要
がある。このことを本発明ではＲＡＭを用いることによ
って可能としている。

本発明では不良ループ情報をＲＡＭ３０２に書き込む動
作は、別の外部記憶媒体３０６を介して行っている。外
部記憶媒体３０６の内容、すなわち、不良ループ情報を
ＲＡＭ３０２に転送する場合には、電源投入時、或いは
別のバブルカセットにコントローラが切り替えた時に行
なえば良いので、ＲＡＭ３０２への書き込みに対しては
速度上の時間制約を受けず、従って、外部記憶装置３０
６は、低速なＲＯＭを用いても問題とならないことにな
る。この場合の制御はコントローラ３０１によって行な
われ、コントローラ３０１から出力されるアドレスクロ
ック３０７によってアドレスカウンタ３０８がインクリ
メントされ、インクリメントされた情報が外部記憶媒体
３０６のアドレスに与えられると、外部記憶媒体３０６
から出力される不良ループ情報はパラレルシリアル変換
回路３０９を介してシリアル情報に変換されてＲＡＭ３
０２に書き込まれる。ＲＡＭ３０２へ前記シリアルデー
タを書き込む場合には、コントローラ３０１からの書き
込み信号３０２１をＲＡＭ３０２に与えて書き込み動作
が実行される。従って、ＲＡＭ３０２は書き込み時には
、比較時低速で動作し、読み出し時には、コントローラ
３０１によってアドレスクロック３０４を高速に出力し
、アドレスカウンタ３０３に与えると、インクリメント
されたアドレス情報はＲＡＭ３０２に与えられるので高
速に不良ループ情報をタイミングジェネレータ３０５に
与えることができる。

尚、コントロール部及びコントロールボード３０の制御
を手続き的にコントロールするのがシーケンサ３１で、
これは、タイミングジェネレータ３０５及びコントロー
ラ　３０１と制御信号の授受を行なう。また、コントロ
ーラ３０１はタイミングジェネレータ３０５からの信号
及びシーケンサ３１からの制御信号を基にＲＡＭ３０２
のアドレスカウンタ３０３へのクロック及びＲＡＭ３０
２そのものの書き込み信号３０２１．及び外部記憶媒体
３０６のアドレスを与えるアドレスカウンタ３０８のア
ドレスクロック３０７を供給する。

〔発明の効果〕

以上説明したように本発明のバブルファイルメモリ装置
においては、従来使用していた不良ループ情報を格納す
る低速な外部記憶媒体以外に高速なバッファＲＡＭを設
けることにより、前記外部記憶媒体から不良ループ情報
を一度前記バフファＲＡＭに転送し高速に不良ループ情
報を読み出すことによってｎｆ（ｌｉｌの磁気バブルメ
モリを同時にパラレル駆動することにより高速にデータ
処理を行なうことが可能となる。

【図面の簡単な説明】

第１図（ａ）、　（ｂ）は本発明のバブルファイルメモ
リ装置の構成図。 第２図は一般の磁気バブルメモリチップの構成図。 ９４３　図（ａ）、　（ｂｌは従来のバブルファイルメ
モリ装置の構成図。 第４図はｎ＝４の場合のＲＡＭのリードライト動作のア
クセスタイミングのタイミング図である。 １０・・・コントロール部、コントロールボード。 ２０・・・リニア部、バブルカセット。 ３０・・・コントロール部、コントロールボード。 ３１；・・シーケンサ。 ４０・・・リニア部、バブルカセット １０１・・・タイミングジェネレータ。 １０２・・・外部記憶媒体。 １０３・・・シーケンサ。 １０４・・・コントローラ。 １０５・・・アドレスカウンタ。 ２０１・・・バブルメモリ。 ２０２・・・センスアンプ。 ２０３・・・ファンクションドライバ。 ２０４・・・コイルドライバ。 ３０１・・・コントローラ。 ３０２・・・ＲＡＭ。 ３０３・・・アドレスカウンタ。 ３０４・・・アドレスクロック。 ３０５・・・タイミングジェネレータ。 ３０６・・・外部記憶媒体。 ３０７・・・アドレスクロック。 ３０８・・・アドレスカウンタ。 ４０１・・・バブルメモリ。 ４０２・・・コイルドライバ。 ４０３・・・ファンクションドライバ。 ４０４・・・センスアンプ。 ３０２１・・・書き込み信号。 第１図（０） 第１図（ｂ） 第２図 第３図（ａ］： □ 第３図（ｂ）

Claims (1)

1. 【特許請求の範囲】 マイナーループとメジャーループまたはメジャーライン
   を有する複数の磁気バブル記憶素子と、該複数の磁気バ
   ブル記憶素子の不良ループ情報を格納する外部記憶媒体
   と、 書き込み時には前記外部記憶媒体から不良ループ情報を
   低速で書き込み、読み出し時には前記格納された不良ル
   ープ情報を高速に読み出す高速なランダムアクセスメモ
   リと、 外部装置とのデータ転送時には前記高速なランダムアク
   セスメモリを高速にアクセスし読み出された不良ループ
   情報を使って不良マイナーループを使用しないようにス
   キップして使用するようにする制御回路とを有すること
   を特徴とするバブルファイルメモリ装置。