JPS628270A - 画像処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は、画像処理装置に関し、特に対話型で画像デー
タをディジタル的に処理することができるワークステー
ションなどにおける画像処理装置に関するものである。

従来技術 従来１画像処理装置では、画像データを処理するシステ
ムバスを低画素密度（例えば、６ドット／＋ｎｍ）で処
理するシステムバス２と主に高画素密度（例えば、１２
ドツト／ｍｍ）で処理するシステム。

バスエに分離し、各々独立に処理することができるよう
なデュアルバス構成にして、装置全体の処理能力を向上
させている。しかし、システムバス１からシステムバス
２ヘデータを転送してＣＲＴディスプレイに表示する場
合は、一旦、システムバス１側の高画素密度の画像デー
タを、低画素密度の画像データに画素密度変換した後、
２つのシステムバス間を結合しているデュアルポートメ
モリを介して、システムバス２へ画像データの転送を行
うため、データが表示されるまでに時間がかかるという
問題があった。

この問題を解決するために、本発明者等は、デュアルバ
ス構成で２つのシステムバス間をデュアルポートメモリ
で結合された画像処理装置において、このデュアルポー
トメモリに高画素密度から低画素密度への密度変換機能
を持たせて１画像データをシステムバス１からシステム
バス２に転送する時に、上記デュアルポートメモリ内で
密度変換を行なってしまう方式を先に提案している（特
願昭５９−２１９４８１号明細書参照）。これにより、
密度変換を行うためにシステムバスを専有する時間とデ
ータ転送時間の短縮が可能になるというものである。

このように、従来の方式では、密度変換は″一方通行″
であるため、システムバス２の画像データは、低画素密
度のままでしかシステムバス間に転送できない。このた
め、ＣＲＴディスプレイの制御装置内の表示層パップア
メモリ上で作成された画像データをシステムバス１で利
用しようとしても、そのままでは利用できない。実際、
ＣＲＴディスプレイの制御装置内には、高機能のグラフ
ィックコントローラを含んでおり、表示バッファメモリ
上の画像データは非常に有用であるため、このような要
求は高い。

目　　　　　的 本発明の目的は、このような従来の要求に応えて、異な
る画素密度の画像データを処理するデュアルバス構成の
処理システムにおいて、各々のバスでそれぞれ異なる画
素密度で処理された画像データを相互に利用可能な画像
処理装置を提供することにある。

構成 本発明の画像処理装置は、上記目的を達成するために、
第１の画素密度の画像データを処理する第１のシステム
バスと第２の画素密度の画像データを処理する第２のシ
ステムバス、および上記第１、第２のシステムバス間に
接続され１両方から書込み・読出しができる書込み・読
出し手段を有する画像処理装置において、上記書込み・
読出し手段内に双方向から画素密度を変換できる画素密
度変換回路を設け、上記第１のシステムバスから上記書
込み・読出し手段に書込まれた第１の画素密度の画像デ
ータは、上記画素密度変換回路により第２の画素密度の
画像データとして第２のシステムバスへ読出され、上記
第２のシステムバスから上記書込み・読出し手段に書込
まれた第２の画素密度の画像データは、上記画素密度変
換回路により第１の画素密度の画像データとして第１の
システムバスへ読出されることに特徴がある。

以下、本発明の一実施例を、図面により詳細に説明する
。

第１図は、本発明の一実施例を示す画像処理装置の構成
図である。

第１図において、１は高画素密度で画像データが処理さ
れるシステムバス、２は低画素密度で画像データが処理
されるシステムバス、３，４は中央処理装置、５は画像
処理ユニット、６，８は画像データを格納する画像メモ
リ、７は本発明による双方向画素密度変換機能付デュア
ルポートメモリ、９はＣＲＴディスプレイ制御装置、１
０はＣＲＴディスプレイである。

以下、システムバス１とシステムバス２間のデータ転送
動作について説明する。

システムバス１側で中央処理装置３２画像処理ユニット
５２画像メモリ６などを用いて種々の処理が施された高
画素密度の画像データは、システムバス２側に転送する
場合、まず、双方向画素密度変換機能付デュアルポート
メモリ（以下、デュアルポートメモリという）７に書込
まれる。システムバス２側では、デュアルポートメモリ
７に書込まれた画像データを読出すと、同時に画像デー
タは密度変換されて低画素密度の画像データとして読出
される。したがって１画像メモリ８に画像データを格納
して、中央処理装置４で低画素密度に変換する必要がな
くなり、直ちに、ＣＲＴディスプレイ１０に表示するこ
とができる。このため。

デュアルポートメモリ７で低画素密度に変換された画像
データは、直接、ＣＲＴディスプレイ制御装置９に転送
される。ここで、ＣＲＴディスプレイ制御装置９は、低
画素密度の画像データをＣＲＴディスプレイ１０へ出力
して表示を行い、また、装置に内蔵している高機能のグ
ラフィックコントローラを用いてグラフィック処理を施
すことができる。

一方、システムバス２側のＣＲＴディスプレイ制御装置
９内で処理された低画素密度の画像データをシステム１
側にデータ転送する場合、この画像データは、さらに、
必要に応じてシステムバス２で中央処理装置４や画像メ
モリ８を用いて処理された後、デュアルポートメモリ７
に書込む。この書込みと同時に、低画素密度の画像デー
タは高画素密度の画像データに密度変換される。したが
って、システムバス１側では、そのままデュアルポート
メモリ７よりこの画像データを読出せば、直ちに、処理
に用いることができる。

第２図は１本発明の特徴的なデュアルポートメモリ７の
詳細ブロック図であり、第３図は、本実施例による密度
変換の原理を示す図である。

以下、第２図、第３図により双方向からの画素密度変換
について説明する。ここで、高画素密度の画像データは
１２ドツト／ｍｍとし、低画素密度の画像データは６ド
ツト／ｍｍとする。また、画素密度変換は、１２ドツト
／ＩａＩＩの画像データを６゛ドツト；／ｍｒａに密度
変換する場合と、６ドツト／ｍｍの画像データを１２ド
ツト／１ＩＩ１１に密度変換する場合について説明する
。

第２図において、２０は高画素密度の画像データを１ペ
一ジ分記憶できる画像メモリ、２１は画像メモリ２０内
のメモリエリアのアドレス制御を行う画像メモリアドレ
ス制御回路、２２ば低画素密度のデータを高画素密腫の
データに密度変換した後に画素データの補正を行う画素
補間制御回路、２３は画像メモリ２０内の高画素密度の
画像データを低画素密度の画像データに画素密度変換し
てデータを読出す低画素密度読出し制御回路、２４はシ
ステムバス２側の低画素密度の画像データを高画素密度
の画像データに画素密度変換して画像メモリ２０に書込
む低画素密度番込み制御回路、２５〜２７はアドレスデ
ータを転送するためのアドレスバス、２８〜３１は画像
データを転送するためのデータバス、３２は画素部ｆｕ
ｌｆｉ制御回路２２から出力される補間制御アドレス、
３３．３４はデュアルポートメモリ７内の各回路を制御
する制御信号を転送するためのコントロールバス、３５
は画像メモリアドレス制御回路２１から出力される画像
メモリアドレスである。また、第３図（ａ）。

（ｂ）に示す画素データの図は、縦軸が主走査方向を示
しており、横軸がＩ１１走査方向を示している。

その他、第３図（ａ）は画像データを低画素密度から高
画素密度へ密度変換する場合、第３図（ｂ）は画像デー
タを低画素密度から高画素密度へ密度変換する場合を示
している。さらに、第３図（ｂ）−１はシスムバス２側
の６ドツト／ｍｍの画素データ、第３ｒＭ（ｂ）−２は
主走査方向および副走査方向に単純２倍に拡大処理した
画素データ、第３図（ｂ）−３は画素補間処理を施こし
た画素データを表している。

まず、システムバス１内のコントロールバス３３の制御
により、アドレスバス２５を通してアドレスデータが画
像メモリアドレス制御回路２１に入力されると１画像メ
モリアドレス制御回路２１から指定された画像メモリア
ドレスが画像メモリ２０に出力される。次に、データバ
ス２８を通して高画素密度の画像データが指定されたメ
モリアドレスに対応する画像メモリ２０内のメモリエリ
アに格納される。

画像メモリ２０の高画素密度の画像データ（１・２ドツ
ト／ｍｍ）を、低画素密度の画像データ（６ドット／ｌ
）として読出す場合は、第３図（ａ）に示すように、隣
接した周囲４画素の画素濃度の論理和演算結果を６ドツ
ト／ｌｌｌｆｆ１の１画素とする。すなわち、画像メモ
リ２０内に１２ドツト／ｍｍの高画素密度データＤ　１
１　ｒ　Ｄ　１２　ｔ　Ｄ　１３　ｙ　Ｄ　Ｌ４と、Ｄ
２１＋　Ｄ２２＋　Ｄ２３＋　Ｄ２４が第３図（ａ）に
示すように主走査方向に対して２段に配置されている場
合、周囲４画素１例えば、Ｄ　ｋｌ　ｔ　Ｄ　１２　ｔ
Ｄ　２１　＋　Ｄ　２２の論理和を取り、Ｄ　１１　＋
Ｄ　１２＋Ｄ　２１　＋Ｄ　２２　＝Ａ　１１として、
６ドツト／ｍｓの１画素とする。同様にして周囲４画素
がＤ１３ｙＤ１４　ｔＤ　２９　ｔＤ　２４の場合は、
Ｄ　１３　＋Ｄ　１４＋Ｄ　２３　＋Ｄ　２４　＝Ａ　
１２として６ドツト／ｒｘｒｔｒ（１）１画素とする。

このため、コントロールバス３４の制御とともに与えら
れたアドレスバス２６の内容は、低画素密度読出し制御
回路２３によって画像メモリ２０上の隣り合う２本の主
走査方向の走査ラインを同時に読み出すようなアドレス
に変換されて、アドレスバス２７に出力される。アドレ
スバス２７内の変換されたアドレスデータが画像メモリ
アドレス制御回路２１に入力されると、画像メモリ２０
に対して、指定された画像メモリアドレス３５を出力し
、高画素密度の画像データの読出しがデータバス３０を
通して隣り合う主走査方向の２本の走査ライン同時に行
われる。データバス３０を通して読出された２本の走査
ライン上の画像データは、低画素密度読出し制御回路２
３に入力され、この制御回路２３で上記のような論理和
演算が行われ、６ドツト／ａｍの低画素密度の画像デー
タとしてデータバス２９に出力される。

以上の動作により、高画素密度データから低画素密度デ
ータへの画素密度変換が行われる。

システムバス２側の低画素密度（６ドツト／ｍｍ）の画
像データを高画素密度（１２ドツト、４ｍｍ）に密度変
換して画像メモリ２０内に書込む場合は、第３図（ｂ）
に示すように、６ドツト／ｍｗの１画素（第３図（ｂ）
−１参照）を主走査方向および副走査方向にそれぞれ２
度ずつ重複して用いて、まず、単純に倍拡大を行い（第
３図（ｂ）−２参照）、さらに斜線部等に発生する階段
状の不連続部分を平滑化するため、画素補間を行って１
２ドツト／ｍｍの画像データを生成する（第３図（ｂ）
−３参照）、これを行うため、コントロールバス３１の
制御とともに与えられたアドレスバス２６内の内容は、
低画素密度書込み制御回路２４により必要なアドレス変
換が行われて、アドレスバス２７に出力されるが、副走
査方向の隣り合うアドレスにも同一のデータが書込まれ
るようなアドレス変換操作が行われる。そのようなアド
レス変換されたアドレスデータが画像メモリアドレス制
御回路２１を通して画像メモリ２０に入力されると、シ
ステムバス２側の６ドツト／ＩＩＩＩＢの画像データが
データバス２ニー′９を通して低画素密度書込み制御回
路２４に書込まれる。書込まれた６ドツト／ｍ＋ｎの画
像データは。

主走査方向および副走査方向のドツト重複処理が行おれ
た後（ここで、６ドツト／ｍｍの画像データを１２ドツ
ト／ｍ＋ａの画像データに密度変換している）、データ
バス３１を通して画素補間制御回路２２に送られる。画
素補間制御回路２２では、送られた画像データ（１２ド
ツト／ｍ＋ｏ）から階段状の不連続点を検出して必要な
画素補間処理を行い。

また、すでに変換処理された走査ラインとの相関を見る
必要があるため、補間制御アドレス３２を画像メモリア
ドレス制御回路２１へ出力する。この補間制御アドレス
３２により画像メモリ２０から前の走査ラインの画像デ
ータを読出して参照することができる。次に１画素補間
制御回路２２により画素補間処理が行われた画像データ
は、１２ドツト／ｍＩ＋の高画素密度の画像データとし
てデータバス３０を通って画像メモリ２０に記憶される
。

以上の動作により、低画素密度の画像データ１ページ分
がシステムバス２側からデュアルポートメモリ７に書込
まれると１画像メモリ２０上に１ペ一ジ分の画素補間が
施された高画素密度の画像データが現われ、システムバ
ス１からは、このデータを任意に読出すことができる。

このように、本実施例においては、デュアルバス構成と
した各々のバスに接続された種々の処理機能が双方のバ
スで相互に任意に利用することができる。さらに、本実
施例では、デュアルボートメモリ７内に画素補間制御回
路２２を設けたので、この画素補間制御回路２２により
低画素密度の画像データを高画素密度の画像データに密
度変換する際、段階状になりがちな画像データを平滑化
すことができる。

効　　　果 以上説明したように、本発明によれば、異なる画素密度
の画像データを処理するデュアルバス構成の処理システ
ムにおいて、各々のバスに接続された種々の画像処理機
能が双方のバスで相互に任意に利用することができるの
で、高機能の画像処理を高速に行える。

【図面の簡単な説明】

第１図は本発明の一実施例を示す画像処理装置の構成図
、第２図は本発明の特徴的な双方向画素密度変換機能付
デュアルポートメモリの詳細ブロック図、第３図は本実
施例による密度変換の原理を示す図である。 １．２ニジステムバス、３，４：中央処理装置、５：画
像処理ユニット、６，８：画像メモリ、７：双方向画素
密度変換機能付デュアルポートメモリ、２０：画像メモ
リ、２１：画像メモリアドレス制御回路、２２：画素補
間制御回路、２３：低画素密度読出し制御回路、２４：
低画素密度書込み制御回路、２５〜２７：アドレスバス
、２８〜３１：データバス、３２：補間制御アドレス、
３３，３４：コントロールバス。 リ　　　　　　　　　リ　　　　　　　　　　　（）−
”＋ｔ（＋トベて°＜ＫＮ

Claims (2)

【特許請求の範囲】
1. （１）第１の画素密度の画像データを処理する第１のシ
   ステムバスと第２の画素密度の画像データを処理する第
   ２のシステムバス、および上記第１、第２のシステムバ
   ス間に接続され、両方から書込み・読出しができる書込
   み・読出し手段を有する画像処理装置において、上記書
   込み・読出し手段内に双方向から画素密度を変換できる
   画素密度変換回路を設け、上記第１のシステムバスから
   上記書込み・読出し手段に書込まれた第１の画素密度の
   画像データは、上記画素密度変換回路により第２の画素
   密度の画像データとして第２のシステムバスへ読出され
   、上記第２のシステムバスから上記書込み・読出し手段
   に書込まれた第２の画素密度の画像データは、上記画素
   密度変換回路により第１の画素密度の画像データとして
   第１のシステムバスへ読出されることを特徴とする画像
   処理装置。
2. （２）上記画素密度変換回路は、上記第１の画素密度の
   画像データから上記第２の画素密度の画像データへ密度
   変換する場合には、上記第１の画素密度の画像データの
   周囲画素の濃度の論理和演算を行って変換し、上記第２
   の画素密度の画像データから上記第１の高画素密度へ密
   度変換する場合には、上記第２の画素密度の画像データ
   のドット重複処理を行った後、画素の補間を行つて変換
   することを特徴とする特許請求の範囲第１項記載の画像
   処理装置。