JPS628275A - ベクトル描画方式 - Google Patents
ベクトル描画方式Info
- Publication number
- JPS628275A JPS628275A JP14637085A JP14637085A JPS628275A JP S628275 A JPS628275 A JP S628275A JP 14637085 A JP14637085 A JP 14637085A JP 14637085 A JP14637085 A JP 14637085A JP S628275 A JPS628275 A JP S628275A
- Authority
- JP
- Japan
- Prior art keywords
- point
- vector
- expansion
- algorithm
- case
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Image Generation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
ディジタル微分解析器（ＤＤＡ ）の手法によるアルゴ
リズムで（以下ＤＤＡのアルゴリズムと略記）、メモリ
上にベクトル展開することにより線分を描く場合、同一
線分の展開でも、展開の向きにより書込み座標（アドレ
ス）が不一致となることがあるが、本発明はこの不一致
の発生を防止する方式。
リズムで（以下ＤＤＡのアルゴリズムと略記）、メモリ
上にベクトル展開することにより線分を描く場合、同一
線分の展開でも、展開の向きにより書込み座標（アドレ
ス）が不一致となることがあるが、本発明はこの不一致
の発生を防止する方式。
Ｘ軸、Ｙ軸を持つ２次元メモリを備えたベクトル描画装
置は、プリンタ、表示装置等に広く用いられており、特
にカラープリンタ、カラー表示装置に於いては２次元メ
モリは複数枚となる。
置は、プリンタ、表示装置等に広く用いられており、特
にカラープリンタ、カラー表示装置に於いては２次元メ
モリは複数枚となる。
１例として、第２図（ａ）に、Ｘ軸、Ｙ軸を持つ２次元
メモリを３枚備えた、カラー用ベクトル描画装置の構成
のブロック図を示す。同図に於いて、１は、線分の両端
の座標、書込みメモリの指定等の指示を外部（例えば中
央処理装置）から受けて、その線分を各メモリに描くた
めのアドレスを発生するベクトル発生回路（以下ＶＧと
略記）、２は読み書き回路（以下Ｒ／Ｗと略記）、３．
４． ５は夫々赤、緑、青の２次元メモリ（以下ＭＢ
、 ＭＧ、ＭＲと略記）である。
メモリを３枚備えた、カラー用ベクトル描画装置の構成
のブロック図を示す。同図に於いて、１は、線分の両端
の座標、書込みメモリの指定等の指示を外部（例えば中
央処理装置）から受けて、その線分を各メモリに描くた
めのアドレスを発生するベクトル発生回路（以下ＶＧと
略記）、２は読み書き回路（以下Ｒ／Ｗと略記）、３．
４． ５は夫々赤、緑、青の２次元メモリ（以下ＭＢ
、 ＭＧ、ＭＲと略記）である。
ＤＤＡのアルゴリズムは、各色成分の線分のベクトル展
開（描画）を行うためベクトル発生回路ＶＣで使用され
ている。本発明は、この例のようなベクトル発生回路Ｖ
ＧＩで使用されるＤＤＡのアルゴリズムに関するもので
ある。
開（描画）を行うためベクトル発生回路ＶＣで使用され
ている。本発明は、この例のようなベクトル発生回路Ｖ
ＧＩで使用されるＤＤＡのアルゴリズムに関するもので
ある。
ＯＤＡのアルゴリズムは簡易な回路で高速なベクトル展
開が可能なため、上記の例のみならず一般の線分発生に
広く使用されている。
開が可能なため、上記の例のみならず一般の線分発生に
広く使用されている。
従来から使用されている線分のベクトル展開用のＤＤＡ
のアルゴリズムの１例のフロー図と、その実現のための
ベクトル発生回路ＶＣ，１の要部（ＤＤＡのアルゴリズ
ムに関係する部分）のブロック図を夫々第３図、第４図
に示し、同図により説明する。描画すべき線分ＡＢは、
第５図（ａｌに示すように、２次元メモリの座標系（原
点Ｏｍ、以下メモリ座標系Ｏｍと略記）に於ける、Ａ点
の座標とＢ点の座標を（夫々整数で）与えることでベク
トル発生回路ＶＧに指示される。
のアルゴリズムの１例のフロー図と、その実現のための
ベクトル発生回路ＶＣ，１の要部（ＤＤＡのアルゴリズ
ムに関係する部分）のブロック図を夫々第３図、第４図
に示し、同図により説明する。描画すべき線分ＡＢは、
第５図（ａｌに示すように、２次元メモリの座標系（原
点Ｏｍ、以下メモリ座標系Ｏｍと略記）に於ける、Ａ点
の座標とＢ点の座標を（夫々整数で）与えることでベク
トル発生回路ＶＧに指示される。
ベクトル展開（描画）をＡ点からＢ点に向けて、即ち、
起点をＡ点として描く場合は、第５図（ｂ）に示すよう
に、座標系ＯｍをＡ点に並行移動により変換した座標系
（原点Ｏａ、以下起点座標系Ｏａと略記）によりベクト
ル展開を行う。この並行移動は、ベクトル発生回路ＶＣ
内で、ＤＤＡのアルゴリズムの実行に先立って予め行っ
ておき、並行移動変換による補正はベクトル展開の出力
を補正することで行われる。
起点をＡ点として描く場合は、第５図（ｂ）に示すよう
に、座標系ＯｍをＡ点に並行移動により変換した座標系
（原点Ｏａ、以下起点座標系Ｏａと略記）によりベクト
ル展開を行う。この並行移動は、ベクトル発生回路ＶＣ
内で、ＤＤＡのアルゴリズムの実行に先立って予め行っ
ておき、並行移動変換による補正はベクトル展開の出力
を補正することで行われる。
起点座標系Ｏａに於けるＡ点の座標は０．０であり、Ｂ
点の座標を△Ｘ、△Ｙとすると、以下の関係がある、 Ｘｂ−Ｘａ＝△Ｘ Ｙｂ−Ｙａ＝△Ｙ ここで、（Ｘａ、Ｙａ ）、（Ｘｂ、Ｙ、ｂ ）は、夫
々メモリ座標系Ｏｍに於けるＡ、Ｂ点の座標である。
点の座標を△Ｘ、△Ｙとすると、以下の関係がある、 Ｘｂ−Ｘａ＝△Ｘ Ｙｂ−Ｙａ＝△Ｙ ここで、（Ｘａ、Ｙａ ）、（Ｘｂ、Ｙ、ｂ ）は、夫
々メモリ座標系Ｏｍに於けるＡ、Ｂ点の座標である。
第５図（ｂ）に示すように、Ｂ点は起点座標系Ｏａの第
１象限にあり、従って、△ｘ〉０．△Ｙ＞０であり、且
つ、△Ｘ≧△Ｙであり、即ち、第１の１７８象限にある
場合を、基本的な場合として説明する。
１象限にあり、従って、△ｘ〉０．△Ｙ＞０であり、且
つ、△Ｘ≧△Ｙであり、即ち、第１の１７８象限にある
場合を、基本的な場合として説明する。
第４図に於いて、６，７は夫々△Ｘ、ΔＹを保持するレ
ジスタ（以下ＹＲ，ＸＲと略記）であり、８はインバー
タ（以下ＩＮと略記）、９は後述するｎを後述のクロッ
クによりカウントすると共にカウント数を△Ｘと比較す
る機能を持つカウンタ（以下ＣＮＴと略記）である。１
０はクロックの周期により、インバータＩＮ８の出力（
レジスタＸＲ６の反転出力）とレジスタＹＲ７の出力を
交互に選択出力するマルチプレクサ（以下ＭＰＸと略記
）、１１は累算レジスタ（以下ＡＲと略記）。
ジスタ（以下ＹＲ，ＸＲと略記）であり、８はインバー
タ（以下ＩＮと略記）、９は後述するｎを後述のクロッ
クによりカウントすると共にカウント数を△Ｘと比較す
る機能を持つカウンタ（以下ＣＮＴと略記）である。１
０はクロックの周期により、インバータＩＮ８の出力（
レジスタＸＲ６の反転出力）とレジスタＹＲ７の出力を
交互に選択出力するマルチプレクサ（以下ＭＰＸと略記
）、１１は累算レジスタ（以下ＡＲと略記）。
１２はマルチプレクサＭＰＸＩＯの出力と累算レジスタ
ＡＲＩＩの内容Ａを加算する加算器（以下ＡＤと略記）
、１３は△Ｘに定数（１／２ ’）を乗算する乗算器（
以下ＭＵと略記）であり、１４は累算レジスタＡＲＩＩ
の内容Ａと乗算器ＭＵ１３の出力Ｃを比較する比較器（
以下ＣＭと略記）である。同図ではクロック関係の回路
は省略しである。
ＡＲＩＩの内容Ａを加算する加算器（以下ＡＤと略記）
、１３は△Ｘに定数（１／２ ’）を乗算する乗算器（
以下ＭＵと略記）であり、１４は累算レジスタＡＲＩＩ
の内容Ａと乗算器ＭＵ１３の出力Ｃを比較する比較器（
以下ＣＭと略記）である。同図ではクロック関係の回路
は省略しである。
ＭＵ１３の出力はＣ＝（１／２ ”）△Ｘであり、比較
器の出力条件はＡ＞Ｃとする。整数ｎ、ｍは、起点座標
系Ｏａに於ける原点ＯａからのＸ、Ｙ座標の偏位（２次
元メモリのアドレスの１ステツプを単位とする）を夫々
表すものである。
器の出力条件はＡ＞Ｃとする。整数ｎ、ｍは、起点座標
系Ｏａに於ける原点ＯａからのＸ、Ｙ座標の偏位（２次
元メモリのアドレスの１ステツプを単位とする）を夫々
表すものである。
初期設定として、△Ｘ、△ＹをレジスタＸＲ６゜ＹＲ７
に与え、ｎ＝０．ｍ＝０．Ａ＝Ｏ（起点は原点Ｏａであ
るから）とする。
に与え、ｎ＝０．ｍ＝０．Ａ＝Ｏ（起点は原点Ｏａであ
るから）とする。
クロックはＡの周期とＢの周期を交互に繰り返しており
、Ａ、Ｂの一対でクロックの１周期が構成されて繰り返
しているとする。
、Ａ、Ｂの一対でクロックの１周期が構成されて繰り返
しているとする。
Ａ周期では、マルチプレクサＭＰＸＩＯはレジスタＹＲ
７の出力を選択しており、第３図のＤＤＡのアルゴリズ
ムのフローの第１段を、加算器ＡＤ１２を介してＡ＋△
Ｙを行い、累算レジスタＡＲ１１の内容Ａを Ａ＋△Ｙ→Ａ とすることにより実施する。
７の出力を選択しており、第３図のＤＤＡのアルゴリズ
ムのフローの第１段を、加算器ＡＤ１２を介してＡ＋△
Ｙを行い、累算レジスタＡＲ１１の内容Ａを Ａ＋△Ｙ→Ａ とすることにより実施する。
Ｂ周期では、マルチプレクサＭＰＸＩＯはインバータＩ
Ｎ８の出力を選択しており、フローの第２段の比較器Ｃ
Ｍ１４によるＡとＣの比較を行い、Ａ＞Ｃならば、フロ
ーの第３段であるｍの値の１ステツプの歩道を指示する
出力を出すと共に、加算器ＡＤに指示して、フローの第
４段であるＡ−△Ｘを行い、累算レジスタＡＤの内容Ａ
をＡ−△Ｘ−Ａ とする。Ａ＞Ｃでない時は、フローの第３段、第４段の
動作はパスされる。一方、カウンタＣＮＴ９はクロック
をこの周期でカウントしており、フローの第５段でカウ
ント数をｎをｎ−１−ｎ−）−１とする。フローの第６
段では、このｎと第３段で得られるｍの歩進を指示する
出力の累算結果であるｍとにより２次元メモリえの書込
みが行われる（累算回路は図示せず）。
Ｎ８の出力を選択しており、フローの第２段の比較器Ｃ
Ｍ１４によるＡとＣの比較を行い、Ａ＞Ｃならば、フロ
ーの第３段であるｍの値の１ステツプの歩道を指示する
出力を出すと共に、加算器ＡＤに指示して、フローの第
４段であるＡ−△Ｘを行い、累算レジスタＡＤの内容Ａ
をＡ−△Ｘ−Ａ とする。Ａ＞Ｃでない時は、フローの第３段、第４段の
動作はパスされる。一方、カウンタＣＮＴ９はクロック
をこの周期でカウントしており、フローの第５段でカウ
ント数をｎをｎ−１−ｎ−）−１とする。フローの第６
段では、このｎと第３段で得られるｍの歩進を指示する
出力の累算結果であるｍとにより２次元メモリえの書込
みが行われる（累算回路は図示せず）。
次にフローの第７段では、カウンタＣＮＴ９がｎがｎ＝
△Ｘに達したかどうかの比較を行い、達していなければ
、フローの第１段から繰り返すループ動作を続行するが
、ｎ＝△Ｘに達するとカウンタＣＮＴ９は完了信号Ｅを
出し終了となる。以上の７段のフローを、ｎ ７’）＜
ｎ ＝△Ｘになるまで繰り返すことにより、線分ＡＢ
が点Ａから点Ｂまでベクトル展開されて２次元メモリに
描かれることになる。
△Ｘに達したかどうかの比較を行い、達していなければ
、フローの第１段から繰り返すループ動作を続行するが
、ｎ＝△Ｘに達するとカウンタＣＮＴ９は完了信号Ｅを
出し終了となる。以上の７段のフローを、ｎ ７’）＜
ｎ ＝△Ｘになるまで繰り返すことにより、線分ＡＢ
が点Ａから点Ｂまでベクトル展開されて２次元メモリに
描かれることになる。
第６図は△Ｘ＝６．△Ｙ＝３の場合に就いて、上例のＤ
ＤＡのアルゴリズムによる計算を行った結果であって、
同図（ａｌは各ループ動作毎の数値例であり、フローの
第２段の判定結果の欄に於ける○、×印は夫々ＹＥＳ、
ＮＯを示し、ｍは、ｍの歩進信号を累算したものである
。同図（ｂｌは原点をＡ点として起点座標系Ｏａにベク
トル展開されて描かれた線分ＡＢを示し、座標点はＯ印
で示されており、各ループ動作毎に実線でしめす順序で
移動しながら描画される。
ＤＡのアルゴリズムによる計算を行った結果であって、
同図（ａｌは各ループ動作毎の数値例であり、フローの
第２段の判定結果の欄に於ける○、×印は夫々ＹＥＳ、
ＮＯを示し、ｍは、ｍの歩進信号を累算したものである
。同図（ｂｌは原点をＡ点として起点座標系Ｏａにベク
トル展開されて描かれた線分ＡＢを示し、座標点はＯ印
で示されており、各ループ動作毎に実線でしめす順序で
移動しながら描画される。
尚、第７図は、上例に於ける、フローの第２段の判定条
件、即ち、比較器ＣＭの出力条件をＡ≧Ｃ−（１／２
）△Ｘ に換えた場合を示し、図中の各標記、記号は第６図と同
じである。
件、即ち、比較器ＣＭの出力条件をＡ≧Ｃ−（１／２
）△Ｘ に換えた場合を示し、図中の各標記、記号は第６図と同
じである。
以上では、第５図（ｂ）に示すように、Ｂ点は起点座標
系Ｏａの第１象限にあり、従って、△Ｘ〉０゜ΔＹ〉０
であり、且つ、ΔＸ≧△Ｙであり、即ち、第１の１／８
象限にある場合を、基本的な場合として説明した。この
場合が基本となる理由は公知であるが、以降の説明を容
易にするために、以下に説明して置く。
系Ｏａの第１象限にあり、従って、△Ｘ〉０゜ΔＹ〉０
であり、且つ、ΔＸ≧△Ｙであり、即ち、第１の１／８
象限にある場合を、基本的な場合として説明した。この
場合が基本となる理由は公知であるが、以降の説明を容
易にするために、以下に説明して置く。
まず、起点座標系Ｏで、ΔＹ≧△Ｘの場合、即ち、第２
の１／８象限にある場合は、予め、ΔＹ。
の１／８象限にある場合は、予め、ΔＹ。
△Ｘを交換しておき、２次元メモリの書込みも補正して
行うようにしておくことにより、上述のＤＤＡのアルゴ
リズムを実行することで解決できる。
行うようにしておくことにより、上述のＤＤＡのアルゴ
リズムを実行することで解決できる。
従って、第１象限の場合は同じアルゴリズムで全てのベ
クトル展開が可能である。
クトル展開が可能である。
起点座標系Ｏで、第１象限以外に線分がある場合は△Ｘ
、△Ｙの符号は、第８図（ａ）に示すようになるが、第
２象限の場合はへＸの符号を反転、第３象限の場合は△
Ｘ、△Ｙ双方の符号を反転、第４象限の場合は△Ｙの符
号を反転することにより第１象限に移すことが可能であ
り、予め、これらの処理を行い、２次元メモリの書込み
も補正して行うようにしておくことにより、実質的には
の上述のＤＤＡのアルゴリズムでベクトル展開が出来る
。
、△Ｙの符号は、第８図（ａ）に示すようになるが、第
２象限の場合はへＸの符号を反転、第３象限の場合は△
Ｘ、△Ｙ双方の符号を反転、第４象限の場合は△Ｙの符
号を反転することにより第１象限に移すことが可能であ
り、予め、これらの処理を行い、２次元メモリの書込み
も補正して行うようにしておくことにより、実質的には
の上述のＤＤＡのアルゴリズムでベクトル展開が出来る
。
第５図（Ｃ１は、前記の例に於ける線分ＡＢをＢ点を起
点としてＢからＡの方向にベクトル展開して描画する場
合を示し、同図に示すように、起点座標系ｏｂの原点は
Ｂ点にとる。Ａ点は第３象限にあるのでΔＸ、ΔＹ双方
の符号を反転して前述の処置をしておくことによりベク
トル展開することが出来る。こうして実行した結果を示
すと、夫々前記のＡ点からＢ点へのベクトル展開の場合
に対応して、第６図（ｂ）、第７図中）に於いて、×印
９点線で示すように展開されてメモリに書込むことによ
り描かれる。
点としてＢからＡの方向にベクトル展開して描画する場
合を示し、同図に示すように、起点座標系ｏｂの原点は
Ｂ点にとる。Ａ点は第３象限にあるのでΔＸ、ΔＹ双方
の符号を反転して前述の処置をしておくことによりベク
トル展開することが出来る。こうして実行した結果を示
すと、夫々前記のＡ点からＢ点へのベクトル展開の場合
に対応して、第６図（ｂ）、第７図中）に於いて、×印
９点線で示すように展開されてメモリに書込むことによ
り描かれる。
°ン
〔発明が解決塘 とする問題点〕
第６図（ｂ）、第７図中）に示す例では、同一の線分Ａ
Ｂを同一のＤＤＡのアルゴリズムによりベクトル展開し
たにも関わらず、展開方向の違いにより展開描画された
各点は、一致しない点が現れる。
Ｂを同一のＤＤＡのアルゴリズムによりベクトル展開し
たにも関わらず、展開方向の違いにより展開描画された
各点は、一致しない点が現れる。
即ち、０点と×点の不一致がみられる。
この不一致は、点Ａ、Ｂの座標は整数で与えられており
、その間を結ぶ線分上の点に関する、Ｘ座標の整数値に
対するＹ座標の計算値が、ｑを任意の整数とする時、ｑ
＋０．５となることがある場合に、０．５に関する切り
上げ、切り捨ての取捨選択により現れるもので、第３図
のフローの第２段目の判定に於ける等号の取捨選択に対
応する。一般に、ΔＹが奇数、△Ｘが偶数の組合せの時
のみに現れ、第６図、第７図はその例である。近似計算
を行うＤＤＡのアルゴリズムでは、この選択はどちらか
一方のみをとるので避けることが出来ない。
、その間を結ぶ線分上の点に関する、Ｘ座標の整数値に
対するＹ座標の計算値が、ｑを任意の整数とする時、ｑ
＋０．５となることがある場合に、０．５に関する切り
上げ、切り捨ての取捨選択により現れるもので、第３図
のフローの第２段目の判定に於ける等号の取捨選択に対
応する。一般に、ΔＹが奇数、△Ｘが偶数の組合せの時
のみに現れ、第６図、第７図はその例である。近似計算
を行うＤＤＡのアルゴリズムでは、この選択はどちらか
一方のみをとるので避けることが出来ない。
このことは、線分ＡＢをＡ点からＢ点に辿った後８点か
らＡ点に辿るベクトル展開を行って描画するとヒシテリ
シスを生ずることを示しており、２次元メモリ上で一度
描いた線分を消去しようとして、前記ベクトル発生回路
ＶＧ１の出力を消去にして逆方向に辿って書込みを行う
とき、消去出来ないで残る点があることを意味する。従
って、消去については、常に過去の書込み時の方向を記
憶しておく等の配慮がａ；要になる欠点がある。
らＡ点に辿るベクトル展開を行って描画するとヒシテリ
シスを生ずることを示しており、２次元メモリ上で一度
描いた線分を消去しようとして、前記ベクトル発生回路
ＶＧ１の出力を消去にして逆方向に辿って書込みを行う
とき、消去出来ないで残る点があることを意味する。従
って、消去については、常に過去の書込み時の方向を記
憶しておく等の配慮がａ；要になる欠点がある。
又、例として第２図（ｂ）に示すようなカラー図形、即
ち、赤のΔＥＡＣ，緑のΔＡＢＣ，青のΔＤＢＡは、夫
々色により分離されて、第２図（ａ）に示すように、赤
、緑、前妻用のメモリ（この場合は原色）ＭＲ３，ＭＧ
４．ＭＢ＃に書込まれるが、辺ＡＢ、ＢＣのような境界
線では、展開方向が、これらの境界を挟む各図形の辺を
なす線分のベクトル展開方向が第２図（ａ）のように異
なる時は、ずれた点を生じるので、各色の図形を全部、
同時に合成表示又はプリントした時、境界をなす辺ＡＢ
。
ち、赤のΔＥＡＣ，緑のΔＡＢＣ，青のΔＤＢＡは、夫
々色により分離されて、第２図（ａ）に示すように、赤
、緑、前妻用のメモリ（この場合は原色）ＭＲ３，ＭＧ
４．ＭＢ＃に書込まれるが、辺ＡＢ、ＢＣのような境界
線では、展開方向が、これらの境界を挟む各図形の辺を
なす線分のベクトル展開方向が第２図（ａ）のように異
なる時は、ずれた点を生じるので、各色の図形を全部、
同時に合成表示又はプリントした時、境界をなす辺ＡＢ
。
ＡＣの近傍では意図しない色を示す場合が発生して（特
に塗り潰し図形では）極めて不都合であると言う欠点が
ある。
に塗り潰し図形では）極めて不都合であると言う欠点が
ある。
本発明は、以上のような、有害なヒシテリシスやカラー
の場合に於ける図形境界の異常色彩の発生等を排除する
簡単で有効な方式を提供することを目的とする。
の場合に於ける図形境界の異常色彩の発生等を排除する
簡単で有効な方式を提供することを目的とする。
上記目的を達成するため、ベクトル発生回路ＶＧ１に描
画方向判定機能を設け、その結果により第４図に示した
従来回路の比較器ＣＭ１４に於ける判定条件を切り換え
可能なものにすることによりＤＤＡのアルゴリズムをベ
クトル展開方向により切り換えるようにする。
画方向判定機能を設け、その結果により第４図に示した
従来回路の比較器ＣＭ１４に於ける判定条件を切り換え
可能なものにすることによりＤＤＡのアルゴリズムをベ
クトル展開方向により切り換えるようにする。
このように、判定条件を切り換えてベクトル展開した場
合を、上述の第６図、第７図の例で結果を示すと、点Ａ
から点Ｂ向けの場合、判定条件をＡ＞（△Ｘ７２）とし
てベクトル展開を行った第６図中）の０点と、逆に点Ｂ
から点Ａ向けの場合、判定条件をＡ≧（△Ｘ／２）に切
り換えてベクトル展開を行った第７図（ｂ）の×点は一
致していることがわかる。又、点Ａから点Ｂ向けの場合
、判定条件をＡ≧（△Ｘ／２ ）（＝Ｃ）としてベクト
ル展開を行った第７図中）の０点と、逆に点Ｂから点Ａ
向けの場合、判定条件をＡ＞（△Ｘ／２ ）（＝Ｃ）に
切り換えてベクトル展開を行った第６図中）の×点は一
致していることがわかる。
合を、上述の第６図、第７図の例で結果を示すと、点Ａ
から点Ｂ向けの場合、判定条件をＡ＞（△Ｘ７２）とし
てベクトル展開を行った第６図中）の０点と、逆に点Ｂ
から点Ａ向けの場合、判定条件をＡ≧（△Ｘ／２）に切
り換えてベクトル展開を行った第７図（ｂ）の×点は一
致していることがわかる。又、点Ａから点Ｂ向けの場合
、判定条件をＡ≧（△Ｘ／２ ）（＝Ｃ）としてベクト
ル展開を行った第７図中）の０点と、逆に点Ｂから点Ａ
向けの場合、判定条件をＡ＞（△Ｘ／２ ）（＝Ｃ）に
切り換えてベクトル展開を行った第６図中）の×点は一
致していることがわかる。
以上、例示した通り、判定条件に於ける等号を展開方°
向により、取捨選択することによりベクトル展開した結
果の展開方向による不一致を排除することができる。
向により、取捨選択することによりベクトル展開した結
果の展開方向による不一致を排除することができる。
第１図に、１例として本発明を実施するベクトル発生回
路例の要部ブロック図を示す。同図では前述の第４図と
同じものは同じ記号で示してあり、１５のみが第４図の
場合と異っており、Ａと（△Ｘ／２ ）（−Ｃ”）を比
較するもので後述の選択信号Ｓにより判定条件を切り換
え可能な比較器（以下ＣＭＳと略記）である。比較器Ｃ
ＭＳ １５の内容は、１例として第８図（ｂ）に示され
ており、１６は比較回路（以下ＣＯＭと略記）、１７は
ＯＲゲート（以下ＯＲと略記）、１８は選択信号Ｓで入
力を選択するセレクタ（以下ＳＥＬと略記）である。
路例の要部ブロック図を示す。同図では前述の第４図と
同じものは同じ記号で示してあり、１５のみが第４図の
場合と異っており、Ａと（△Ｘ／２ ）（−Ｃ”）を比
較するもので後述の選択信号Ｓにより判定条件を切り換
え可能な比較器（以下ＣＭＳと略記）である。比較器Ｃ
ＭＳ １５の内容は、１例として第８図（ｂ）に示され
ており、１６は比較回路（以下ＣＯＭと略記）、１７は
ＯＲゲート（以下ＯＲと略記）、１８は選択信号Ｓで入
力を選択するセレクタ（以下ＳＥＬと略記）である。
線分ＡＢの２次元メモリへの書込みによる描画方向、即
ち、ベクトル展開の方向の判定は、第１図のベクトル発
生回路の要部の動作の開始のため、初期設定を行う以前
に行う必要があるが、前述のように、ＤＤＡのアルゴリ
ズムの開始に先立って、予め、座標系の起点座標系への
並行移動変換が行われるので、その動作に含めてベクト
ル展開の方向を判定することが出来る。
ち、ベクトル展開の方向の判定は、第１図のベクトル発
生回路の要部の動作の開始のため、初期設定を行う以前
に行う必要があるが、前述のように、ＤＤＡのアルゴリ
ズムの開始に先立って、予め、座標系の起点座標系への
並行移動変換が行われるので、その動作に含めてベクト
ル展開の方向を判定することが出来る。
起点としては、点Ａ又は点Ｂを任意に選ぶことが出来、
選んだ起点に起点座標系の原点をとることにより、その
原点から他の点即ち終点に向かう方向が起点座標系０に
於けるベクトル展開方向（線分は原点Ｏを起点とするベ
クトルになっているので）と言うことになる。
選んだ起点に起点座標系の原点をとることにより、その
原点から他の点即ち終点に向かう方向が起点座標系０に
於けるベクトル展開方向（線分は原点Ｏを起点とするベ
クトルになっているので）と言うことになる。
第５図に於いて説明したように、起点座標系０に於ける
△Ｘ、△Ｙをとり、その符号を調べることにより、前記
線分の存在する象限を知ることが出来、その対応は第８
図（ａ）に示す通りである。
△Ｘ、△Ｙをとり、その符号を調べることにより、前記
線分の存在する象限を知ることが出来、その対応は第８
図（ａ）に示す通りである。
ベクトル展開即ち描画の方向が互いに逆方向ということ
は、第１象限に対して第３象限、第２象限に対して第４
象限が夫々対向する象限であり、夫々に第３図のフロー
にの第２段目の判定条件に於ける等号の取捨選択が逆に
なるような与え方は第８図（ａ）の０ＭＳ制御の欄に示
すａ、ｂ、ｃ、ｄの４種類が可能となる。この等号の取
捨選択判定の回路は、前述のように、起点座標系への変
換に含めて容易に実現可能である。
は、第１象限に対して第３象限、第２象限に対して第４
象限が夫々対向する象限であり、夫々に第３図のフロー
にの第２段目の判定条件に於ける等号の取捨選択が逆に
なるような与え方は第８図（ａ）の０ＭＳ制御の欄に示
すａ、ｂ、ｃ、ｄの４種類が可能となる。この等号の取
捨選択判定の回路は、前述のように、起点座標系への変
換に含めて容易に実現可能である。
この内の一つを選び、常にその組合せを使用し
゛て、選択信号Ｓに対応させるようにすることで、比
較器ＣＭＳの判定条件をベクトル展開の方向により切り
換えることが出来る。
゛て、選択信号Ｓに対応させるようにすることで、比
較器ＣＭＳの判定条件をベクトル展開の方向により切り
換えることが出来る。
比較器ＣＭＳ １５はＡ、Ｃを比較する比較回路Ｃ０Ｍ
１６のＡ＞Ｃの出力と、ＯＲゲート０Ｒ１７によりＡｒ
ｃ、Ａ＝Ｃの出力のＯＲをとった出力を前記選択信号Ｓ
により選択するようにしたちのである。
１６のＡ＞Ｃの出力と、ＯＲゲート０Ｒ１７によりＡｒ
ｃ、Ａ＝Ｃの出力のＯＲをとった出力を前記選択信号Ｓ
により選択するようにしたちのである。
以上説明したように、ＤＤＡのアルゴリズムの第３図の
フローに於ける第２段目の判定条件をベクトル展開の方
向により比較器ＣＭＳ１５で切り換えることにより、ア
ルゴリズムを切り換えて展開点の展開方向による不一致
を排除することが出来る。
フローに於ける第２段目の判定条件をベクトル展開の方
向により比較器ＣＭＳ１５で切り換えることにより、ア
ルゴリズムを切り換えて展開点の展開方向による不一致
を排除することが出来る。
尚、上述の第６図、第７図の例で示すと、点Ａから点Ｂ
向けの場合、判定条件をＡ＞（△Ｘ／２）としてベクト
ル展開を行った第６図（ｂ）の０点と、逆に点Ｂから点
Ａ向けの場合、判定条件をＡ≧（△Ｘ／２）に切り換え
てベクトル展開を行った第７図（ｂｌのＸ点は一致して
いることを説明したが、この場合が方向による判定条件
としてｂを選んだ場合である。又、点Ａから点Ｂ向けの
場合、判定条件をＡ≧（△Ｘ／２ ）（＝Ｃ）としてベ
クトル展開を行った第７図中）の０点と、逆に点Ｂから
点Ａ向けの場合、判定条件をＡ＞（ΔＸ／２ ）（＝Ｃ
）に切り換えてベクトル展開を行った第６図中）のＸ点
は一致していることを示したが、この場合が方向による
判定条件としてａを選んだ場合に相当する。
向けの場合、判定条件をＡ＞（△Ｘ／２）としてベクト
ル展開を行った第６図（ｂ）の０点と、逆に点Ｂから点
Ａ向けの場合、判定条件をＡ≧（△Ｘ／２）に切り換え
てベクトル展開を行った第７図（ｂｌのＸ点は一致して
いることを説明したが、この場合が方向による判定条件
としてｂを選んだ場合である。又、点Ａから点Ｂ向けの
場合、判定条件をＡ≧（△Ｘ／２ ）（＝Ｃ）としてベ
クトル展開を行った第７図中）の０点と、逆に点Ｂから
点Ａ向けの場合、判定条件をＡ＞（ΔＸ／２ ）（＝Ｃ
）に切り換えてベクトル展開を行った第６図中）のＸ点
は一致していることを示したが、この場合が方向による
判定条件としてａを選んだ場合に相当する。
本発明のベクトル描画方式は、以上説明したように、Ｄ
ＤＡのアルゴリズムによるベクトル展開で線分を２次元
メモリに展開する場合に、ベクトル展開の展開方向によ
り現れる、有害なヒシテリシスによる消去残や、カラー
の場合に於ける図形境界の異常色彩の発生等を、簡単な
操作と回路により排除する効果がある。
ＤＡのアルゴリズムによるベクトル展開で線分を２次元
メモリに展開する場合に、ベクトル展開の展開方向によ
り現れる、有害なヒシテリシスによる消去残や、カラー
の場合に於ける図形境界の異常色彩の発生等を、簡単な
操作と回路により排除する効果がある。
第１図は本発明を実施するベクトル発生回路例の要部ブ
ロック図、 主 第２図はベクトル発ｙ回路からメモリへのベクトル展開
説明図、 第３図はベクトル展開アルボ１にズムの１例のフロー図
、 第４・図はベクトル発生回路側要部ブロック図、
間第５図は描画方向説明図、 第６図、第７図は従来アルゴリズムによる描画例、 第８図は本発明のベクトル描画方向によるアルゴリズム
の変更制御の説明図である。 第１図、第２図、第４図、第８図に於いて、１はベクト
ル発生回路ＶＣ ２は読み書き回路Ｒ／Ｗ ３．４．５は夫々赤、緑、青の２次元メモリＭＲ開や
Ｍら 、ＩＮＩ、 Ｊ！３％、ノＹ、 ６はレジスタＸＲ。 ７はレジスタＹＲ。 ８はインバータＩＮ、 ９はカウンタＣＮＴ、 １０はマルチプレクサＭＰＸ。 １１は累算レジスタＡＲ。 １２は加算器ＡＤ。 １３は乗算きＭＵ、 １４は比較器ＣＭ。 １５は比較器ＣＭＳ １６は比較回路ＣＯＭ。 １７はＯＲゲートＯＲ。 １８はセレクタＳＥＬである。 ノ参嘴１月と実力ヒｑ３Δフトｌしも１ロ１ｆＭの要嘩
ψ’７−［１７）図亭 １ 図 へ７トノし層間アル丁すズ乙の１列のフＤ−図♀ ３
足口 べ゛Ｚトル禿生回り、／ＦＪの９唖ゆフ゛ロッフ囚茅
４Ｅｌ 堵６通論方ａつ玄でν月ｆｆｉ 茅 ５ 圀 （Ｉ）） イσ−系アルコ゛ワス゛′ム１；Ｉ３訓乃還λΔゲＪ）
ζ 乙 冴］ （ごと） （’ｂ） 疫承アｌしコ゛ソス゛°乙（二よる請乃ｊシ４グＪ茅
７ 図
ロック図、 主 第２図はベクトル発ｙ回路からメモリへのベクトル展開
説明図、 第３図はベクトル展開アルボ１にズムの１例のフロー図
、 第４・図はベクトル発生回路側要部ブロック図、
間第５図は描画方向説明図、 第６図、第７図は従来アルゴリズムによる描画例、 第８図は本発明のベクトル描画方向によるアルゴリズム
の変更制御の説明図である。 第１図、第２図、第４図、第８図に於いて、１はベクト
ル発生回路ＶＣ ２は読み書き回路Ｒ／Ｗ ３．４．５は夫々赤、緑、青の２次元メモリＭＲ開や
Ｍら 、ＩＮＩ、 Ｊ！３％、ノＹ、 ６はレジスタＸＲ。 ７はレジスタＹＲ。 ８はインバータＩＮ、 ９はカウンタＣＮＴ、 １０はマルチプレクサＭＰＸ。 １１は累算レジスタＡＲ。 １２は加算器ＡＤ。 １３は乗算きＭＵ、 １４は比較器ＣＭ。 １５は比較器ＣＭＳ １６は比較回路ＣＯＭ。 １７はＯＲゲートＯＲ。 １８はセレクタＳＥＬである。 ノ参嘴１月と実力ヒｑ３Δフトｌしも１ロ１ｆＭの要嘩
ψ’７−［１７）図亭 １ 図 へ７トノし層間アル丁すズ乙の１列のフＤ−図♀ ３
足口 べ゛Ｚトル禿生回り、／ＦＪの９唖ゆフ゛ロッフ囚茅
４Ｅｌ 堵６通論方ａつ玄でν月ｆｆｉ 茅 ５ 圀 （Ｉ）） イσ−系アルコ゛ワス゛′ム１；Ｉ３訓乃還λΔゲＪ）
ζ 乙 冴］ （ごと） （’ｂ） 疫承アｌしコ゛ソス゛°乙（二よる請乃ｊシ４グＪ茅
７ 図
Claims (1)
- Ｘ軸、Ｙ軸を持つ２次元メモリを少なくとも１枚備えた
ベクトル描画装置に於いて、該メモリに対しベクトル展
開を行う場合、ベクトル展開の方向により異なるアルゴ
リズムによって、ベクトル展開を行うことを特徴とする
ベクトル描画方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14637085A JPS628275A (ja) | 1985-07-03 | 1985-07-03 | ベクトル描画方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14637085A JPS628275A (ja) | 1985-07-03 | 1985-07-03 | ベクトル描画方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS628275A true JPS628275A (ja) | 1987-01-16 |
Family
ID=15406182
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14637085A Pending JPS628275A (ja) | 1985-07-03 | 1985-07-03 | ベクトル描画方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS628275A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0417081A (ja) * | 1990-05-10 | 1992-01-21 | Japan Radio Co Ltd | 線分近似座標発生方法 |
| JPH0561980A (ja) * | 1991-09-04 | 1993-03-12 | Nec Corp | 線分描画装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5528139A (en) * | 1978-08-15 | 1980-02-28 | Nec Corp | Vector production circuit |
-
1985
- 1985-07-03 JP JP14637085A patent/JPS628275A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5528139A (en) * | 1978-08-15 | 1980-02-28 | Nec Corp | Vector production circuit |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0417081A (ja) * | 1990-05-10 | 1992-01-21 | Japan Radio Co Ltd | 線分近似座標発生方法 |
| JPH0561980A (ja) * | 1991-09-04 | 1993-03-12 | Nec Corp | 線分描画装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0095618B1 (en) | Memory system | |
| JPS598039A (ja) | 可変幅デ−タ・フイ−ルドを可変幅デ−タ・バスに置くための論理装置 | |
| JPS60147884A (ja) | イメージ回転方法 | |
| JPS60113289A (ja) | 図形表示装置用ライン・スム−ジング回路 | |
| JPS628275A (ja) | ベクトル描画方式 | |
| EP0327001B1 (en) | Pattern data generating system | |
| JPS60136793A (ja) | 画像データ処理装置及び方法 | |
| EP0464601A2 (en) | Arithmetic operation system | |
| EP0213316B1 (en) | Method for displaying box cursors | |
| JPH02123470A (ja) | ブールラスター演算を実行する装置 | |
| JPS6057593B2 (ja) | 文字パタ−ン処理方式 | |
| JPH02235185A (ja) | 図形再生方法 | |
| JPS6059386A (ja) | 模様線の描画方式とその装置 | |
| SU1525724A1 (ru) | Генератор символов | |
| JPS6175386A (ja) | ビツトマツプデイスプレイ装置のデ−タシフト回路 | |
| JPS6214194A (ja) | ビツトマツプム−バ− | |
| JPH01166177A (ja) | 太線描画方法 | |
| JPS61193197A (ja) | グラフイツクス表示装置 | |
| JPS63118790A (ja) | 幅を有する線分の描画における端部形状補正方式 | |
| JP2605609B2 (ja) | ドット表示処理装置 | |
| JPS63180997A (ja) | 高速描画方法 | |
| JPS60205584A (ja) | カラ−グラフイツクデイスプレイ装置 | |
| JPH0310957B2 (ja) | ||
| JPS63198094A (ja) | ビツトマツプデイスプレイシステムにおける描画方法 | |
| JPS63163981A (ja) | 図形拡大縮小回路 |