JPS6282815A - 波形整形回路 - Google Patents

波形整形回路

Info

Publication number
JPS6282815A
JPS6282815A JP60224380A JP22438085A JPS6282815A JP S6282815 A JPS6282815 A JP S6282815A JP 60224380 A JP60224380 A JP 60224380A JP 22438085 A JP22438085 A JP 22438085A JP S6282815 A JPS6282815 A JP S6282815A
Authority
JP
Japan
Prior art keywords
monostable multivibrator
pulse
output
circuit
time constant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60224380A
Other languages
English (en)
Inventor
Shigeru Kashiwagi
柏木 茂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Victor Company of Japan Ltd
Original Assignee
Victor Company of Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victor Company of Japan Ltd filed Critical Victor Company of Japan Ltd
Priority to JP60224380A priority Critical patent/JPS6282815A/ja
Publication of JPS6282815A publication Critical patent/JPS6282815A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Pulse Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、入力信号の周期が変化しても常に一定なデユ
ーティサイクルの出力パルスが得られるようにした波形
整形回路に関する。
(従来の技術) 第5図はCMOSロジック集積回路中で用いられている
従来の単安定マルチバイブレータの一例構成を示すブロ
ック図であり、また、第6図は第5図に示されている従
来の単安定マルチバイブレータの動作を説明するための
波形側図である。
第5図中における03Mで示しである部分は単安定マル
チバイブレータの内でIC化されている単安定マルチバ
イブレータの本体部分(単安定マルチバイブレータ素子
)であり、また、C,Rは出力パルスのパルス幅を決定
する時定数回路におけるコンデンサと抵抗である。この
第5図に示されている単安定マルチバイブレータは、そ
れの入力端子に対して第6図の(a)、(b)中で符号
PLによって示されているような入力パルスPiが印加
されると、単安定マルチバイブレータの出力端子からは
1時定数回路で設定されているパルス幅Tdlを有する
出力パルスPoが出力される(第6図の(a)、(b)
において点線図示の波形が単安定マルチバイブレータか
らの出力パルスPoである)。
前記のように単安定マルチバイブレータから出力される
出力パルスPoのパルス幅Tdlは、単安定マルチバイ
ブレータに供給される入力パルスPiの周期が、第6図
の(a)、(b)に示されているようにTl、T2のよ
うに変化しても常に一定のパルス幅Tdlを有している
ものとなっている。
第7図は時定数回路がコンデンサCと定電流源CIとに
よって構成されているものが使用されている単安定マル
チバイブレータであるが、この第7図に示されている安
定マルチバイブレータにおいても、それからの出力パル
スのパルス幅Tdlは、入力パルスPiの周期とは無関
係に一定である。
(発明が解決しようとする問題点) ところが、ある種の電子機器においては、入力パルスの
周期が変化した場合でも出力パルスが一定のデユーティ
サイクルを有しているものとなされていることが望まれ
る場合があるが、従来はそのような特性を有する簡単な
回路が見当らず、電子機器の設計上で不便なことが多か
った。
(問題点を解決するための手段) 本発明はコンデンサを含んで構成されている時定数回路
に設定された時定数に従って出力パルスのパルス幅が決
定されるようになされている単安定マルチバイブレータ
における時定数回路としてコンデンサと定電流源とによ
って構成されたものを用いてなる単安定マルチバイブレ
ータと、前記した単安定マルチバイブレータからの出力
矩形波パルスの平均レベルと基準電圧とを比較する比較
器と、前記した比較器からの比較出力によって前記した
単安定マルチバイブレータにおける時定数回路の定電流
源の電流を制御する手段とを備え。
単安定マルチバイブレータに与えられるトリガパルスの
周期が変化しても、常に一定なデユーティサイクルの出
力矩形波パルスが、単安定マルチバイブレータから出力
されるようにしたことを特徴とする波形整形回路を提供
するものである。
(実施例) 以下、添付図面を参照しながら本発明の波形整形回路の
具体的な内容を詳細に説明する。第1図は本発明の波形
整形回路の原理的な構成を示すブロック図であり、また
、第3図は本発明の波形整形の一実施例の回路図であり
、さらに、第2図及び第4図は本発明の波形整形回路の
動作説明用の波形図である。
第1図及び第3図に示す波形整形回路において、MMは
単安定マルチバイブレータであり、また05Mで示しで
ある部分は単安定マルチバイブレータの内でIC化され
ている単安定マルチバイブレータの本体部分(単安定マ
ルチバイブレータ素子)であって、この単安定マルチバ
イブレータ素子としては。
例えばMN4538B等の集積回路素子を用いることが
できる。
前記した単安定マルチバイブレータ素子O3Hにおいて
Aは正方向入力端子であって、単安定マルチバイブレー
タ素子O5Sは前記の正方向入力端子Aに供給された入
力パルスPiの立上がりによってトリガされる。また、
Tは時定数回路の接続端子であって、この時定数回路の
接続端子Tには接地との間に充放電コンデンサCが接続
されているとともに、電源Vccとの間には定電流源C
Iが接続されている。
単安定マルチバイブレータ素子O5Mと、それの時定数
回路の接続端子Tに接続されている充放電コンデンサC
と定電流源CIとからなる時定数回路とによって構成さ
れている単安定マルチバイブレータ■は、それの時定数
回路における前記した定電流源CIの電流値工を可変す
ることによって、単安定マルチバイブレータMWのQ端
子から出力される出力パルスPoのパルス幅Tdlを可
変することができるのである。
すなわち、今、前記した定電流源CIの電流値を工とし
、充、放電コンデンサCの静電容量値をCとし、単安定
マルチバイブレータ素子O5Mの内部に設定されている
閾値をVrefとすると、単安定マルチバイブレータM
Mからの出力パルスPOのパルス幅Tdlは、Tdl=
(CXV r e f ) / Iの式に従って正しく
決定される。それは、充放電コンデンサCの充電々圧が
時間に対して直線状に変化するからである。
それで、第1図及び第3図において単安定マルチバイブ
レータの入力端子Aに対し第2図の(a)に示されてい
るような入力パルスPiが印加されると、それに伴って
端子Tに接続されている時定数回路によって端子Tに現
われる電圧は、単安定マルチバイブレータ素子OSMを
構成しているICの内部で決定される1jIWi電圧V
 ref (CMO5−ICの場合には、閾値電圧Vr
efは通常VCC/2のように設定されている)と比較
されて、出力パルスPOのパルス幅Tdlが決定されて
、単安定マルチバイブレータ素子O3MのQ出力として
は、第2図の(b)に例示されているような出力パルス
POが出力される。
本発明の波形整形回路では、前記した単安定マルチバイ
ブレータMMからの出力パルスPOのパルス幅Tdlが
、単安定マルチバイブレータMMにおける時定数回路の
定電流源CIに流れる電流工の太きさに応じて変化する
ことを利用し、前記した単安定マルチバイブレータMM
からの出力矩形波パルスPoの平均レベルと基準電圧と
を比較器で比較して得た信号によって、単安定マルチバ
イブレータMMにおける時定数回路の定電流源CIの電
流値工を制御して、単安定マルチバイブレータ■からの
出力パルスPoのデユーティサイクルが、単安定マルチ
バイブレータMにに入力される入力パルスPiの周期の
如何に抱わらずに常に一定になされるようにしているの
である。
すなわち、第1図及び第3図において、単安定マルチバ
イブレータMMの出力パルスPOは抵抗1とコンデンサ
2とによって構成されている平滑回路Fに供給されて、
前記の平滑回路Fからは第2図の(b)中に点線で示さ
れているような電圧Elが出力されて比較器COMPの
反転入力端子に与えられる。前記のように平滑回路Fか
ら出力された電圧E1は、単安定マルチバイブレータl
からの出力パルスPoの平均レベルを示している電圧E
1である。
前記した単安定マルチバイブレータKMからの出力パル
スPOの波高値は、略々電源電圧Vccなので、今仮に
、単安定マルチバイブレータMにからの出力パルスPo
のデユーティサイクルが2分の1であったとすると、平
滑回路Fからの出力電圧E1は電源電圧Vecの2分の
1になる。
また、前記の比較器COMPの非反転入力端子には基準
電圧源ESからの基準電圧E3が与えられているから、
比較器GOMPではそれに平滑回路Fから供給されてい
る単安定マルチバイブレータ■の出力パルスPOの平均
レベルの電圧E1と、基準電圧源IEsから供給されて
いる基準電圧E3との比較出力EOを、単安定マルチバ
イブレータMMにおける時定数回路中の定電流@CIに
制御電圧Eoとして供給する。
今、前記した単安定マルチバイブレータMWの出力パル
スPoの平均レベルの電圧E1が、基4電圧itsから
供給されている基準電圧Esよりも大きなときは、比較
器GOMPからの比較出力Eoが単安定マルチバイブレ
ータMMにおける時定数回路中の定電流@CIに与えら
れることによって、定電流源CIにおける電流Iが増加
して、充放電コンデンサCの充電を早め、それにより単
安定マルチバイブレータMMの出力パルスPaのパルス
幅Tdlが狭くなり、平滑回路Fから出力される単安定
マルチバイブレータにNの出力パルスPoの平均レベル
の電圧E1が減少し、結果として前記の電圧E1が基準
電圧源Usから供給されている基準電圧Esに一致する
ようになされる。
また、前記の場合とは逆に、前記した単安定マルチバイ
ブレータMにの出力パルスPoの平均レベルの電圧E1
が、基準電圧源Esから供給されている基準電圧Esよ
りも小さなときは、比較器COMPからの比較出力Eo
が単安定マルチバイブレータMMにおける時定数回路中
の定電流源CIに与えられることにより、定電流源CI
における電流工が減少して。
充放電コンデンサCの充電が遅れ、それにより単安定マ
ルチバイブレータMNの出力パルスPoのパルス幅Td
lが広くなり、平滑回路Fから出力される単安定マルチ
バイブレータMにの出力パルスPOの平均レベルの電圧
E1が増加し、結果として前記の電圧E1が基準電圧源
Esから供給されている基準電圧Esに一致するように
なされる。
このように、本発明の波形整形回路では比較器COMP
に設定されている基準電圧Esの電圧値Esによって、
単安定マルチバイブレータMにの出力パルスPoのデユ
ーティサイクルが一義的に定まるのであり、したがって
、本発明の波形整形回路では単安定マルチバイブレータ
MWに入力されるトリガパルスPiの周期の如何に抱わ
らずに、単安定マルチバイブレータM阿の出力パルスP
oのデユーティサイクルは、常に基準電圧[Esに設定
された基準電圧Esによって定まるものになる。
本発明の波形整形回路の具体的な回路を示している第3
図において、抵抗3,4は電源電圧Vccを分圧して基
準電圧Esを発生する基準電圧源Esを構成しており、
また、定電流源CIはトランジスタ5.7と、抵抗6,
8とによって構成されている。
前記したトランジスタ5のベースには、前記した比較器
GOMPの出力電圧Eoが与えられており、また、トラ
ンジスタ5のコレクタは電源Vccに接続されており、
トランジスタ5のエミッタはトランジスタフのベースに
接続されているとともに、抵抗6を介して接地されてい
る。また、トランジスタ7のエミッタは抵抗8を介して
電源Vccに接続されており、トランジスタ7のコレク
タは単安定マルチバイブレータ素子O3Mの端子Tに接
続されている。
今、前記したトランジスタ5,7のベース・エミッタ間
電圧を、それぞれVbal、Vbe2とすると。
トランジスタ5のエミッタ電圧Valと、トランジスタ
8のエミッタ電圧Ve2とは、それぞれ、次のようにな
る。
V al = E o −V bal Va2= Vel +Vba2= E o −Vbe1
 + Vbe2したがって、前記した2つのトランジス
タ5゜7の特性が略々揃っていれば、トランジスタ5の
ベースに供給されている比較器GOMPからの出力電圧
Eoと、トランジスタ7のエミっ夕電圧Ve2とは殆ど
等しいとみてよい、それで、トランジスタ7のエミッタ
電流Ie2は抵抗8の抵抗値をRとすると、  I e
2= (Vcc −E o ) / Rとなり、これは
殆どトランジスタ7のコレクタ電流、すなわち、充放電
コンデンサCの充電々流に等しい。
この結果、比較器COMPの反転入力端子に供給されて
いる平滑回路Fの出力電圧El、すなわち、単安定マル
チバイブレータMMの出力パルスPaの平均レベルが、
基準電圧源ESに設定されている基準電圧USよりも大
きいと、比較器COMPの出力電圧E。
が低下して、充放電コンデンサCの充電が急峻となり、
単安定マルチバイブレータMにの出力パルスPoのパル
ス幅Tdlが狭くなり、単安定マルチバイブレータMM
の出力パルスPOの平均レベルが基準電圧源Esに設定
された基準電圧Esに等しくなるまで低下するようにな
される。
また、単安定マルチバイブレータMにの出力パルスPo
の平均レベルが、基準電圧源Egに設定されている基準
電圧Esよりも小さいと、比較器GOMPの出力電圧E
Oが増加して、充放電コンデンサCの充電が緩やかにな
り、単安定マルチバイブレータHの出力パルスPoのパ
ルス幅Tdlが広くなり、単安定マルチバイブレータM
にの出力パルスPOの平均レベルが基準電圧源Esに設
定された基準電圧Esに等しくなるまで増加するように
なされる。
第4図は本発明の波形整形回路に供給される入力信号P
iの周期が第4図の(a)に示されているようにて1で
あっても、あるいは入力信号Pi′の周期が第4図の(
b)に示されているようにT2であっても、出力信号P
cQ、Pa1l’のデユーティサイクルが一定になされ
ていることを図示説明しているものである。
本発明の波形整形回路のように、入力信号の周期が変化
したときにも、一定のデユーティサイクルの出力信号が
得られるようにした場合には、例えば異なる水平走査標
準に従う複数の信号を取扱う電子機器(陰極線管ディス
プレ装置などのような機器)において、水平同期信号か
らクランプパルスを作るようなときに、水平同期信号の
周期に応じてクランプパルスのパルス幅を変化させるこ
とができるので好都合な結果が得られるのである。
(効果) 以上、詳細に説明したところから明らかなように1本発
明の波形整形回路は、コンデンサを含んで構成されてい
る時定数回路に設定された時定数に従って出力パルスの
パルス幅が決定されるようになされている単安定マルチ
バイブレータにおける時定数回路としてコンデンサと定
電流源とによって構成されたものを用いてなる単安定マ
ルチバイブレータと、前記した単安定マルチバイブレー
タからの出力矩形波ノ匂レスの平均レベルと基準電圧と
を比較する比較器と、前記した比較器からの比較出力に
よって前記した単安定マルチバイブレータにおける時定
数回路の定電流源の電流を制御する手段とを備え、単安
定マルチバイブレータのトリガパルスの周波数の如何に
抱ねらずに、単安定マルチバイブレータからの出力矩形
波パルスとして、常に一定なデユーティサイクルのもの
が得られるようにしたことを特徴とする波形整形回路で
あるから、本発明の波形整形回路においては入力信号の
周期に関係なく、常に一定のデユーティサイクルの矩形
波信号を生成することができるのであり、本発明によれ
ば既述した従来の問題点を良好に解決することができる
【図面の簡単な説明】
第1図は本発明の波形整形回路の原理的な構成を示すブ
ロック図、第2図及び第4図は本発明の波形整形回路の
動作説明用の波形図、第3図は本発明の波形整形回路の
一実例回路図、第5図及び第7図は従来の単安定マルチ
バイブレータのブロック図、第6図は従来の単安定マル
チバイブレータの動作説明用の波形図である。 MM・・・単安定マルチバイブレータ、05M・・・単
安定マルチバイブレータ素子、F・・・平滑回路。 CI・・・・・・電流源、GOMP・・・比較器、C,
2・・・コンデンサ、R,1,3,4,6,8・・・抵
抗、5.7・・・トランジスタ。 ?−〜 ゛、〜Σ 之

Claims (1)

    【特許請求の範囲】
  1. コンデンサを含んで構成されている時定数回路に設定さ
    れた時定数に従って出力パルスのパルス幅が決定される
    ようになされている単安定マルチバイブレータにおける
    時定数回路としてコンデンサと定電流源とによって構成
    されたものを用いてなる単安定マルチバイブレータと、
    前記した単安定マルチバイブレータからの出力矩形波パ
    ルスの平均レベルと基準電圧とを比較する比較器と、前
    記した比較器からの比較出力によって前記した単安定マ
    ルチバイブレータにおける時定数回路の定電流源の電流
    を制御する手段とを備え、単安定マルチバイブレータに
    与えられるトリガパルスの周期が変化しても、常に一定
    なデューティサイクルの出力矩形波パルスが、単安定マ
    ルチバイブレータから出力されるようにしたことを特徴
    とする波形整形回路
JP60224380A 1985-10-08 1985-10-08 波形整形回路 Pending JPS6282815A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60224380A JPS6282815A (ja) 1985-10-08 1985-10-08 波形整形回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60224380A JPS6282815A (ja) 1985-10-08 1985-10-08 波形整形回路

Publications (1)

Publication Number Publication Date
JPS6282815A true JPS6282815A (ja) 1987-04-16

Family

ID=16812843

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60224380A Pending JPS6282815A (ja) 1985-10-08 1985-10-08 波形整形回路

Country Status (1)

Country Link
JP (1) JPS6282815A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0186321U (ja) * 1987-11-27 1989-06-07
JPH08204519A (ja) * 1995-01-26 1996-08-09 Nec Eng Ltd パルス幅調整回路

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54102857A (en) * 1978-01-30 1979-08-13 Hitachi Denshi Ltd Pulse forming device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54102857A (en) * 1978-01-30 1979-08-13 Hitachi Denshi Ltd Pulse forming device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0186321U (ja) * 1987-11-27 1989-06-07
JPH08204519A (ja) * 1995-01-26 1996-08-09 Nec Eng Ltd パルス幅調整回路

Similar Documents

Publication Publication Date Title
US5436550A (en) AC-DC converter having saw-tooth wave generating circuit in active filter
US3539825A (en) Highly linear voltage to frequency converter
CN111669033B (zh) 一种同步整流管控制电路及反激式电压变换电路和控制方法
JPS6282815A (ja) 波形整形回路
JP3999664B2 (ja) 平滑回路
US2826693A (en) Pulse generator
KR100314165B1 (ko) 펄스 발생 장치
JPH10177044A (ja) ゼロクロス検出回路
US4427901A (en) Waveform shaping circuit
US3870898A (en) Frequency-to-voltage converter
US3443126A (en) Sine wave to square waveshaping circuit
JP2623467B2 (ja) 信号波発振回路
US4305008A (en) Rectifiers
JP2021033989A (ja) 指数関数発生回路
KR0153866B1 (ko) 타이머
JPS5941638Y2 (ja) 単安定マルチバイブレ−タ
JPS5829635Y2 (ja) 同期発振回路
KR920006937B1 (ko) 제어신호 공급장치
KR0110705Y1 (ko) 파형 발생 장치
JP3421560B2 (ja) 三角波信号発生回路
JPH0391317A (ja) 比較回路
JPS5834620A (ja) 時定数回路
SU1218467A1 (ru) Измерительный преобразователь напр жени в частоту
JPH0122273Y2 (ja)
SU1169132A1 (ru) Формирователь радиоимпульсов