JPS6282818A - ル−プフイルタ - Google Patents
ル−プフイルタInfo
- Publication number
- JPS6282818A JPS6282818A JP60224136A JP22413685A JPS6282818A JP S6282818 A JPS6282818 A JP S6282818A JP 60224136 A JP60224136 A JP 60224136A JP 22413685 A JP22413685 A JP 22413685A JP S6282818 A JPS6282818 A JP S6282818A
- Authority
- JP
- Japan
- Prior art keywords
- loop filter
- voltage
- output
- circuit
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 22
- 238000007599 discharging Methods 0.000 claims description 2
- 230000001360 synchronised effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Filters And Equalizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は位相同期回路（Ｐ Ｌ Ｌ）に用いるループフ
ィルタに関する。特に、ＭＩＳ集積回路化された位相同
期回路に適したループフィルタに関する。
ィルタに関する。特に、ＭＩＳ集積回路化された位相同
期回路に適したループフィルタに関する。
本発明は位相同期回路（Ｐ Ｌ Ｌ）の位相比較器出力
に用いるループフィルタにおいて、電圧レベルを判定す
るレベル判定回路と、このレベル判定回路の出力信号に
より制御されるスイッチからなる電圧リミッタを設ける
ことにより、引込時間が早＜Ｍｉｓ化に適するループフ
ィルタを提供するものである。
に用いるループフィルタにおいて、電圧レベルを判定す
るレベル判定回路と、このレベル判定回路の出力信号に
より制御されるスイッチからなる電圧リミッタを設ける
ことにより、引込時間が早＜Ｍｉｓ化に適するループフ
ィルタを提供するものである。
第３図は位相同期回路の構成図である。位相比較器１、
ループフィルタ２、電圧制御発振器３および分周器がル
ープ状に接続された周波数負帰還回路である。分周器４
の出力の周波数および位相が入力信号のそれに一致する
ように動作する。位相比較器１は、分周器４の出力の周
波数位相と入力信号の周波数・位相の誤差を検出し、Ｕ
Ｐ信号とＤＯＷＮ信号を発生する。このＵＰ信号は入力
パルスに対する分周器出力パルスの位相遅れの大小に応
じてパルス幅の変化する信号であり、これに対してＤＯ
ＷＮ信号は入力パルスに対する分周器出力パルスの位相
進みの大小に応じてパルス幅の変化する信号である。ル
ープフィルタ２には、低域通過特性のフィルタが用いら
れ、位相比較器１の出力高周波成分を除去して位相同期
回路の雑音抑圧特性を改善する働きを持つ。電圧制御発
振器３ではループフィルタ出力電圧によって、例えば、
電圧電流変換回路を駆動させて、積分用容量１９に電流
を流す。そしてスイッチ回路を用いテ積分用容量１９に
流れる電流の向きを変えることにより、積分用容量を充
放電させて、ループフィルタ出力電圧に比例した周波数
の鋸波を発生するようにされている。この鋸波のレベル
によって反転するラッチ回路の出力で、先の積分容量の
充放電が制御される。このような位相同期回路をＭＩＳ
集積回路化する場合には簡単な回路構成をとり、面積を
小さくすることが重要である。
ループフィルタ２、電圧制御発振器３および分周器がル
ープ状に接続された周波数負帰還回路である。分周器４
の出力の周波数および位相が入力信号のそれに一致する
ように動作する。位相比較器１は、分周器４の出力の周
波数位相と入力信号の周波数・位相の誤差を検出し、Ｕ
Ｐ信号とＤＯＷＮ信号を発生する。このＵＰ信号は入力
パルスに対する分周器出力パルスの位相遅れの大小に応
じてパルス幅の変化する信号であり、これに対してＤＯ
ＷＮ信号は入力パルスに対する分周器出力パルスの位相
進みの大小に応じてパルス幅の変化する信号である。ル
ープフィルタ２には、低域通過特性のフィルタが用いら
れ、位相比較器１の出力高周波成分を除去して位相同期
回路の雑音抑圧特性を改善する働きを持つ。電圧制御発
振器３ではループフィルタ出力電圧によって、例えば、
電圧電流変換回路を駆動させて、積分用容量１９に電流
を流す。そしてスイッチ回路を用いテ積分用容量１９に
流れる電流の向きを変えることにより、積分用容量を充
放電させて、ループフィルタ出力電圧に比例した周波数
の鋸波を発生するようにされている。この鋸波のレベル
によって反転するラッチ回路の出力で、先の積分容量の
充放電が制御される。このような位相同期回路をＭＩＳ
集積回路化する場合には簡単な回路構成をとり、面積を
小さくすることが重要である。
第４図にループフィルタ２の従来の構成例の一つを掲げ
る。この第４図のループフィルタにおいて、スイッチ１
１と１３とは、それぞれＵＰ信号によってオン・オフ制
御されるスイッチであり、スイッチ１２と１４とは、Ｄ
ＯＷＮ信号によってオン・オフ制御されるスイッチであ
る。図面符号１５と１６とは抵抗、図面符号７と８は定
電流源、図面符号１９は積分用容量である。この容量の
両端子１０１と１０２との電位をそれぞれ■。、ＶＣと
してループフィルタ２Ａの動作タイムチャートを第５図
に示す。
る。この第４図のループフィルタにおいて、スイッチ１
１と１３とは、それぞれＵＰ信号によってオン・オフ制
御されるスイッチであり、スイッチ１２と１４とは、Ｄ
ＯＷＮ信号によってオン・オフ制御されるスイッチであ
る。図面符号１５と１６とは抵抗、図面符号７と８は定
電流源、図面符号１９は積分用容量である。この容量の
両端子１０１と１０２との電位をそれぞれ■。、ＶＣと
してループフィルタ２Ａの動作タイムチャートを第５図
に示す。
ループフィルタ２Ａは、ＵＰまたはＤＯＷＮ信号に応じ
て、その出力ｖ０に、抵抗１５．１６による分圧信号と
、定電流源１７．１８と容量１９による積分電圧を発生
する。分圧信号はＵＰまたはＤＯＷＮ信号のある期間だ
け存在し、電圧制御発振器の発振周波数を一時的に増減
するので位相補正作用をする。一方、積分電圧はＵＰ信
号またはＤＯＭＮ信号がなくなっても積分量として残り
、電圧制御発振器の発振周波数を制御するので周波数補
正作用をする。このようなループフィルタは一次低域通
過特性を持つことが知られている。
て、その出力ｖ０に、抵抗１５．１６による分圧信号と
、定電流源１７．１８と容量１９による積分電圧を発生
する。分圧信号はＵＰまたはＤＯＷＮ信号のある期間だ
け存在し、電圧制御発振器の発振周波数を一時的に増減
するので位相補正作用をする。一方、積分電圧はＵＰ信
号またはＤＯＭＮ信号がなくなっても積分量として残り
、電圧制御発振器の発振周波数を制御するので周波数補
正作用をする。このようなループフィルタは一次低域通
過特性を持つことが知られている。
このようなループフィルタを用いた位相同期回路におい
て、入力信号断が生ずると、容量から電流を吸い込む方
向にループの制御が働くため、ループフィルタ出力は次
第にさがり、はぼ負電源電位に等しくなる。再び入力信
号が入ると、容量に電流を流し込む方向にループの制御
が働き、ループフィルタ出力電圧は次第に上昇するが、
所望の電位に達し同期がとれるまでにがなりの時間を要
する欠点がある。
て、入力信号断が生ずると、容量から電流を吸い込む方
向にループの制御が働くため、ループフィルタ出力は次
第にさがり、はぼ負電源電位に等しくなる。再び入力信
号が入ると、容量に電流を流し込む方向にループの制御
が働き、ループフィルタ出力電圧は次第に上昇するが、
所望の電位に達し同期がとれるまでにがなりの時間を要
する欠点がある。
また個別部品で位相同期回路を実現する場合には、使用
周波数に合わせて電圧制御発振器の周波数可変範囲をせ
ばめ、ループフィルタもグイナミノクレンジをせばめる
ことによって、このような欠点を克服できる場合もある
。しかし、ＭＩＳ集積回路化する場合には製造ばらつき
を見込んで設計する必要がある。したがって、電圧制御
発振器の周波数可変範囲やループフィルタのグイナミソ
クレンジをせばめることはできない。
周波数に合わせて電圧制御発振器の周波数可変範囲をせ
ばめ、ループフィルタもグイナミノクレンジをせばめる
ことによって、このような欠点を克服できる場合もある
。しかし、ＭＩＳ集積回路化する場合には製造ばらつき
を見込んで設計する必要がある。したがって、電圧制御
発振器の周波数可変範囲やループフィルタのグイナミソ
クレンジをせばめることはできない。
本発明は上記従来の問題点を解決するものであり、ＭＩ
Ｓ集積回路化された位相同期回路のループフィルタに適
用して引き込み時間の短い位相同期回路を提供すること
を目的とする。
Ｓ集積回路化された位相同期回路のループフィルタに適
用して引き込み時間の短い位相同期回路を提供すること
を目的とする。
Ｃ問題点を解決するための手段〕
本発明は、容量素子と、第一の入力信号により、その開
閉を制御される第一のスイッチを介して前記容量素子の
第一の端子と正の電源の間に接続されて、前記容量素子
に電流を流し込む第一の電流源と、第二の入力信号によ
り、その開閉を制御される第二のスイッチを介して前記
容量素子の第一の端子と負の電源の間に接続されて、前
記容量素子から電流を吸い込む第二の電流源とから構成
され、前記容量素子の第一の端子を出力端子とするルー
プフィルタにおいて、前記出力端子の電圧レベルを判定
するレベル判定回路と、基準電圧源と、前記出力端子と
前記基準電圧源の間に接続されて、前記レベル判定回路
の出力信号によりその開閉を制御される第三のスイッチ
とから構成される電圧リミッタを設けたことを特徴とす
る。
閉を制御される第一のスイッチを介して前記容量素子の
第一の端子と正の電源の間に接続されて、前記容量素子
に電流を流し込む第一の電流源と、第二の入力信号によ
り、その開閉を制御される第二のスイッチを介して前記
容量素子の第一の端子と負の電源の間に接続されて、前
記容量素子から電流を吸い込む第二の電流源とから構成
され、前記容量素子の第一の端子を出力端子とするルー
プフィルタにおいて、前記出力端子の電圧レベルを判定
するレベル判定回路と、基準電圧源と、前記出力端子と
前記基準電圧源の間に接続されて、前記レベル判定回路
の出力信号によりその開閉を制御される第三のスイッチ
とから構成される電圧リミッタを設けたことを特徴とす
る。
ループフィルタの出力電圧が■２より低くなるとスイッ
チが閉じて、出力電圧をＶ、に保持する。
チが閉じて、出力電圧をＶ、に保持する。
したがって、入力制御信号が消滅したときにもループフ
ィルタの出力電圧はｖｌに保持されているから、入力制
御信号が再度到来したときに立ち上がりが速やかになる
。
ィルタの出力電圧はｖｌに保持されているから、入力制
御信号が再度到来したときに立ち上がりが速やかになる
。
以下、本発明の実施例装置の回路とその動作を説明する
。
。
第１図は、本発明によるループフィルタの実施例を示す
回路図であり、従来例第４図におけるループフィルタの
出力に破線で示す電圧リミッタを接続したものである。
回路図であり、従来例第４図におけるループフィルタの
出力に破線で示す電圧リミッタを接続したものである。
第１図において、スイッチ１１．１３はＵＰ信号によっ
てオン・オフ制御されるスイッチ、スイッチ１２．１４
はＤＯＷＮ信号によってオン・オフ制御されるスイッチ
である。図面符号１５．１６は抵抗、１７．１８は定電
流源、１９は容量である。
てオン・オフ制御されるスイッチ、スイッチ１２．１４
はＤＯＷＮ信号によってオン・オフ制御されるスイッチ
である。図面符号１５．１６は抵抗、１７．１８は定電
流源、１９は容量である。
次に電圧リミッタについて述べると、図面符号２０は基
準電圧源、２１はレベル判定回路、２２はスイッチであ
る。基準電圧源２０の出力電圧を■１、レベル判定回路
の判定レベルを■２とし、ｖ、＞ＶＺとする。レベル判
定回路２１は、入力が上記■２以下ならスイッチ２２を
オンさせ、■２以上ならオフさせるように働く。このよ
うな構成のループフィルタを第３図に示す位相同期回路
に用いた場合は、同期信号入力がなくなると、ループの
制御は、スイッチ１１．１３をオフ、スイッチ１２．１
４をオンとするように働く。これによりループフィルタ
の出力は次第に下がるが、出力電圧がｖ２以下となると
、スイッチ２２がオンし、基準電圧源２０から容量１９
は充電されて電圧ｖ１まで上昇する。したがってループ
フィルタ出力は、下限をｖ２にリミットされる。再び同
期入力信号が入ってきたときに、ループフィルタ出力は
速やかに所望の電位に達し同期がとれる。
準電圧源、２１はレベル判定回路、２２はスイッチであ
る。基準電圧源２０の出力電圧を■１、レベル判定回路
の判定レベルを■２とし、ｖ、＞ＶＺとする。レベル判
定回路２１は、入力が上記■２以下ならスイッチ２２を
オンさせ、■２以上ならオフさせるように働く。このよ
うな構成のループフィルタを第３図に示す位相同期回路
に用いた場合は、同期信号入力がなくなると、ループの
制御は、スイッチ１１．１３をオフ、スイッチ１２．１
４をオンとするように働く。これによりループフィルタ
の出力は次第に下がるが、出力電圧がｖ２以下となると
、スイッチ２２がオンし、基準電圧源２０から容量１９
は充電されて電圧ｖ１まで上昇する。したがってループ
フィルタ出力は、下限をｖ２にリミットされる。再び同
期入力信号が入ってきたときに、ループフィルタ出力は
速やかに所望の電位に達し同期がとれる。
図の点線内の回路をＭＯ３回路化した例を、第２図に示
す。本実施例では、基準電圧を接地電位とし、レベル判
定回路にはインバータを用いている。上記例では、定電
流回路および制御信号で開閉するスイッチの組合せによ
り容量の充電および放電を行う回路を示したが、制御信
号に応じて容量の充電および放電を行うための回路はこ
の他にさまざまにあり、これらを用いても同様に本発明
を実施することができる。
す。本実施例では、基準電圧を接地電位とし、レベル判
定回路にはインバータを用いている。上記例では、定電
流回路および制御信号で開閉するスイッチの組合せによ
り容量の充電および放電を行う回路を示したが、制御信
号に応じて容量の充電および放電を行うための回路はこ
の他にさまざまにあり、これらを用いても同様に本発明
を実施することができる。
容量の端子電圧は接地電位に対して正でも負でもいずれ
の場合にも本発明を実施することができる。
の場合にも本発明を実施することができる。
レベル判定回路の判定電位Ｖ２は必ずしも基準電圧ｖ１
より低くなくとも、この回路の設計条件により基準電圧
Ｖ、に等しく、あるいはそれより高く設定することもで
きる。
より低くなくとも、この回路の設計条件により基準電圧
Ｖ、に等しく、あるいはそれより高く設定することもで
きる。
本発明によるループフィルタを位相同期回路に用いるこ
とによって、引き込み時間の短い位相同期回路を実現す
ることができる。なお、大きな容量や抵抗などの回路要
素を必要としないのでＭＩＳ集積回路化に適している。
とによって、引き込み時間の短い位相同期回路を実現す
ることができる。なお、大きな容量や抵抗などの回路要
素を必要としないのでＭＩＳ集積回路化に適している。
第１図は本発明ループフィルタ実施例の回路図。
第２図は第１図の破線部回路のＭＯ３回路実施例図。
第３図は位相同期回路系（ＰＬＬ）のブロック構成従来
例図。 第４図はループフィルタの従来例を示す回路図。 第５図は第４図の回路の動作を示すタイムチャート。 ■・・・位相比較器、２．２Ａ・・・ループフィルタ、
２Ｂ・・・電圧リミッタ、３・・・電圧制御発振器、４
・・・分周器、１１〜１４．２２・・・スイッチ、１９
・・・容量、１５．１６・・・抵抗、１７．１８・・・
定電流源、２０・・・基準電圧源、２１・・・レベル判
定回路。
例図。 第４図はループフィルタの従来例を示す回路図。 第５図は第４図の回路の動作を示すタイムチャート。 ■・・・位相比較器、２．２Ａ・・・ループフィルタ、
２Ｂ・・・電圧リミッタ、３・・・電圧制御発振器、４
・・・分周器、１１〜１４．２２・・・スイッチ、１９
・・・容量、１５．１６・・・抵抗、１７．１８・・・
定電流源、２０・・・基準電圧源、２１・・・レベル判
定回路。
Claims (1)
- （１）容量（１９）と 入力する第一の制御信号によりこの容量に電荷を充電さ
せ、第二の制御信号によりこの容量の電荷を放電させる
回路手段と を備え、この容量の端子電圧を出力とするループフィル
タにおいて、 出力電圧がＶ＿２なる基準電圧源（２０）と、この基準
電圧源の出力を上記容量の端子に接続する開閉スイッチ
（２２）と、 上記容量の端子電圧があらかじめ設定した電圧Ｖ＿２に
達したときに上記スイッチを閉成させるレベル判定回路
（２１）と を備えたことを特徴とするループフィルタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60224136A JPS6282818A (ja) | 1985-10-08 | 1985-10-08 | ル−プフイルタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60224136A JPS6282818A (ja) | 1985-10-08 | 1985-10-08 | ル−プフイルタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6282818A true JPS6282818A (ja) | 1987-04-16 |
Family
ID=16809108
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60224136A Pending JPS6282818A (ja) | 1985-10-08 | 1985-10-08 | ル−プフイルタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6282818A (ja) |
-
1985
- 1985-10-08 JP JP60224136A patent/JPS6282818A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2053748C (en) | Pll frequency synthesizer capable of changing an output frequency at a high speed | |
| US6392494B2 (en) | Frequency comparator and clock regenerating device using the same | |
| JP2531742B2 (ja) | 電圧制御発振回路 | |
| US5783972A (en) | Power saving PLL circuit | |
| US5892380A (en) | Method for shaping a pulse width and circuit therefor | |
| KR100985008B1 (ko) | 용량성 전하 펌프 | |
| KR910008514B1 (ko) | 재기동가능한 멀티바이브레이터 | |
| US5898336A (en) | Charging pump circuit and a phase-locked loop circuit using the same | |
| CN116566387B (zh) | 锁相环电路和时钟发生器 | |
| KR20170120514A (ko) | 신호 생성회로 및 신호 생성방법 | |
| US5247265A (en) | PLL frequency synthesizer capable of changing an output frequency at a high speed | |
| JPH0779159A (ja) | チャージポンプ型位相同期ループ | |
| US5510695A (en) | Power generation control system for generator | |
| JPS6361877B2 (ja) | ||
| JPS6282818A (ja) | ル−プフイルタ | |
| EP3506513A1 (en) | Charge pump having level-shifting mechanism | |
| JP3263621B2 (ja) | Ｐｌｌ回路 | |
| JPS61293159A (ja) | 直流電圧制御回路 | |
| CN207782771U (zh) | 一种锁相环 | |
| US6949980B2 (en) | Phase-locked loop with high frequency adjustment of the operating range of the oscillator | |
| JP2585554B2 (ja) | 電源装置 | |
| JPH0641392Y2 (ja) | 位相比較器 | |
| JPS62199120A (ja) | 位相同期回路の引込時間短縮方式 | |
| JPS6390213A (ja) | 自動モ−ド切換ｐｌｌ回路 | |
| JPH0740666B2 (ja) | Ｐｌｌ回路 |