JPS6284580A

JPS6284580A - 光半導体装置の製造方法

Info

Publication number: JPS6284580A
Application number: JP22401385A
Authority: JP
Inventors: Mitsuru Sugawara; 充菅原
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1985-10-08
Filing date: 1985-10-08
Publication date: 1987-04-18

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔概要〕埋込型半導体レーザの漏れ電流を高抵抗層を用いて抑制
し、かつこの層表面が平坦になるように厚く成長し、活
性層上のこの層に拡散、またはイオン注入等の不純物導
入手段により、活性層への電流注入経路を確保するよう
にした。

〔産業上の利用分野〕

本発明は光半導体装置の製造方法に係り、特に高抵抗層
を有効に利用して漏れ電流の低減をはかった埋込型半導
体レーザの製造方法に関する。

埋込型半導体レーザは、発光に与かる活性層と、この層
を挾んで光を閉じ込める作用をする上下のクラッド層よ
りなる凸部の両側を埋込層で埋め込んでなる構造を有し
、レーザのしきい値電流、効率、温度特性等を向上させ
るためには活性層に有効に電流を注入する必要があり、
活性層を通らないで埋込層を通る漏れ電流をできるだけ
抑制しなければならない。

〔従来の技術〕

第２図（１）〜（３）は従来例による埋込型半導体レー
ザの断面図である。

この構造は埋込型半導体レーザの主要なもので、ＦＢ）
ｌ（Ｆｌａｔ　Ｂｕｒｉｅｄ　Ｈｅｔｅｒｏｊｕｎｃｔ
ｉｏｎ）　　レーザと呼ばれる。

第２図（１１において、１は半導体下地で半導体基板、
あるいは半導体基板上に形成された半導体層で、例えば
ｎ型インジウム１（ｎ−ＩｎＰ）　％板で、この上に活
性層としてインジウムガリウム砒素燐（ＩｎＧａＡｓＰ
）層２、クラッド層としてｐ型インジウムＷ（ｐ−Ｉｎ
Ｐ）層３を順次成長し、発光領域の両側のこれらの層と
ｎ−１ｎＰ基板１の一部を除去して凸部を形成し、つぎ
に、埋込層としてｐ−１ｎＰ層６、ｎ−ＩｎＰ層？　、
ｐ−１ｎＰ層８を順次成長する。

このレーザでは、活性層とＩｎＰ層がつくるヘテロ接合
ダイオードの順方向立上がり電圧がＩｎＰのホモ接合ダ
イオード９のそれより低いこと、および逆接合１０には
電流がほとんど流れないことにより漏れ電流の広がりを
防いでいる。

この効果を有効にするため第２図（２）のようにｐ−１
ｎＰ　Ｈ６のキャリア濃度を増加させてｐ・−ＩｎＰと
し、ホモ接合ダイオード９で電流注入された電子のｎ−
１ｎＰ層７への到達率を少なくしている。

このために、漏れ電流の横方向への広がりは抑えられ、
わずかの漏れ電流が１１の経路を通って流れることにな
る。

もし第２図（３）のように、ｐ−ＩｎＰ層６としてキャ
リア濃度の低いｐ−ＩｎＰを用いると、ホモ接合ダイオ
ード９で電流注入された電子のｎ−ＩｎＰ　層７への到
達率が大きくなるため、ＩｎＰ　Ｍ　１．６．７．８で
構成されるサイリスクに対して、前記の経路１１に流れ
るわずかのゲート電流により電流経路１２に過大電流が
流れる。従って漏れ電流は横方向に大きく広がってしま
う。

以上のことから、現在では、漏れ電流を抑制する構造と
してｐｄｎＰ層６をｐ”−ＩｎＰにする第２図（２）の
構造をとっている。

しかしながら、この構造においてもレーザの特性は必ず
しも良好でない。これは漏れ電流の抑制をｐ−ｎ接合の
立上がり電圧の大小のみによっているためと考えられる
。

そこで、埋込層に高抵抗層を用いる試みが行われている
。

第３図（１）、（２）は従来例による埋込層に高抵抗層
を用いた埋込型半導体レーザの断面図である。

第３図（１）において、活性層２の両側に高抵抗層（ｐ
−−１ｎＰ層）１３を埋め込む。

これによって、横方向の漏れ電流が流れると高抵抗層１
３での電圧降下が大きいために、ホモ接合ダイオード９
にかかるバイアス電圧が低く抑えられ、結果的に漏れ電
流が小さくなると云う効果がある。

ただし、この高抵抗層１３における前記の電子到達率は
大きいので第２図のような逆接合１０を設けることはで
きない。

しかし、この構造では、表面が平坦にならないために、
製造プロセスが困難となり、またヒートシンクへのマウ
ントの状態が悪くなり熱放射性εこ問題を生ずる。

そこで、表面の平坦化のために第３図（２）のように、
最上層として従来と同様にｐ−ＴｎＰ層１４を成長させ
ると、この層を通して経路１５の横方向の漏れ電流が大
きくなり、高抵抗層１３の効果を十分に生かしきれない
という欠点を生じる。

〔発明が解決しようとする問題点〕

埋込型半導体レーザにおいて、漏れ電流を抑制し、かつ
平坦化構造を得ることは難しかった。

〔問題点を解決するための手段〕

上記問題点の解決は、−導電型の半導体下地（１）に活
性層（２）と、他導電型の第１の半導体層（３）とを順
次成長し、発光領域以外の該第１の半導体層（３）と、
該活性層（２）と、該半導体下地（１）の一部とを除去
して凸部を形成し、該凸部を覆って該第１の半導体層（
３）より比抵抗の大きい第２の半導体層（４）を成長し
、該第２の半導体層（４）の表面より該第１の半導体層
（３）に届くように他導電型不純物を導入する工程を含
む本発明による光半導体装置の製造方法により達成され
る。

〔作用〕

埋込型半導体レーザの漏れ電流防止のため、埋込層に高
抵抗層を使用すると、表面の平坦化が困難となる。その
ため、発光部の凸部を覆って平坦化が可能な厚さまで厚
く高抵抗層を成長し、かつ活性層への電流注入経路を確
保するため、活性層上の高抵抗層に拡散、イオン注入等
により不純物を導入して抵抗値を下げる。このようにし
て、表面の平坦化と漏れ電流の抑制を両立させることが
できる。

〔実施例〕

第１図（１）〜（３）は本発明による埋込層に高抵抗層
を用いた埋込型半導体レーザの断面図である。

第１図（１）において、ｌは半導体下地で半導体基板、
あるいは半導体基板上に形成された半導体層で、例えば
ｎ４ｎＰ基板で、この上に活性層としてＩｎＧａＡｓＰ
層２、第１の半導体層としてｐ−ＩｎＰ層（クラッド層
）３を順次成長し、発光領域の両側のこれらの層とｎ−
ＩｎＰ基板１の一部を除去して凸部を形成する。

第１図（２）において、第２の半導体層として高抵抗の
ｐ−ＩｎＰ層（埋込層）４を前記凸部を覆って、表面が
平坦化されるように成長する。

第１図（３）において、活性層２の直上のｐ−ＩｎＰ層
４にｐ型不純物を導入し、表面からｐ−１ｎＰ層３に届
くようにρ°型領領域５形成する。

以上により、レーザの主要工程を終わり、この後通常の
工程により電極形成、共振器端面のへき開、マウント等
を行ってデバイスを完成する。

〔発明の効果〕

以上詳細に説明したように本発明によれば、埋込型半導
体レーザの表面を平坦化し、かつ漏れ電流を抑制できる
。

【図面の簡単な説明】

第１図（１）〜（３）は本発明による埋込層に高抵抗層
を用いた埋込型半導体レーザの断面図、第２図（１）〜
（３）は従来例による埋込型半導体レーザの断面図、第３図（１）、（２）は従来例による埋込層に高抵抗層
を用いた埋込型半導体レーザの断面図である。図において、１は半導体下地で、例えばｎ−ＩｎＰ基板、２は活性層
でＩｎＧａＡｓＰ　ＪｉＬ３は第１の半導体層でｐ−１ｎＰ層（クラッド層）、４
は第２の半導体層でｐ−ＩｎＰ層、５はｐ゛型領領域発盲月（ゴ乳−Ｖ゛のボＬ面口半１　口ｆｉ！イクｊのＬ−−ワー゛の才咋■図い９苧２　口１づａ５ホ５りＪのＬ−ブパの掠γ面図０３）夢　３囚

Claims

【特許請求の範囲】

一導電型の半導体下地（１）に活性層（２）と、他導電
型の第１の半導体層（３）とを順次成長し、発光領域以
外の該第１の半導体層（３）と、該活性層（２）と、該
半導体下地（１）の一部とを除去して凸部を形成し、該
凸部を覆って該第１の半導体層（３）より比抵抗の大き
い第２の半導体層（４）を成長し、該第２の半導体層（
４）の表面より該第１の半導体層（３）に届くように他
導電型不純物を導入する工程を含むことを特徴とする光
半導体装置の製造方法。