JPS6285466A - 半導体集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 本発明の保護手段はコレクタが入力端子に接続され、ベ
ースが抵抗を介して接地され、エミッタがツェナーダイ
オードを介して接地されるトランジスタからなり、また
抵抗をエミッタの不純物領域によって階われたベースの
不純物領域によって形成するとともに該ツェナーダイオ
ードをエミッタの不純物領域とそれを囲む基板の不純物
領域を部分的に重ねることによって形成することにより
、小面積で半導体集積回路の静電破壊の防ｌヒな可能と
する。

〔産業上の利用分野〕

本発明は半導体集積回路に関するものであり、更に詳し
く言えば半導体集積回路の静電気による破壊を防１１−
するための保護１段に関するものである。

〔従来の技術〕

半導体東回路の静電気による特性劣化や破壊は、製造中
のみならず製品化された後にも起こり、高信頼性の半導
体集積回路を保証するためには静電破壊防止対策が是非
とも必要となっている。そこで従来より多くの静電破壊
病ＩＬ用の保護手段が提案されている。

その一つとして特開昭５６−７９４６３に開示される保
護手段があり、これを第５図に示す、保護手段はコレク
タが入力端子ｌに接続され、エミッタが接地され、また
ベースが抵抗５を介して接地されたトランジスタ４と、
基板（接地）・コレクタ間で寄生的に形成されるＰ−Ｎ
接合ダイオード６からなっている。なお２は保護される
べき内部回路であり、３は電源端子である。

次にこの保護手段の動作の概略を説明する。例えば入力
端子にＩＦの静電気が入力すると、トランジスタ動作に
よりトランジスタ４はＶＣＢ電圧より低い電圧Ｖ　Ｃｆ
Ｒでブレークダウンして静電気エネルギーを吸収し、ま
た負の静電気が入力するときにはダイオード６を介して
静電エネルギーを吸収することにより内部回路２を保護
する。

〔発明が解決しようとする問題点〕

エミッタの不純物拡散層の型（ｎ型）と基板の拡散層の
型（Ｐ型）とは相異なるから、エミッタを基板（接地）
に接続するためには、例えばアルミニウム金属配線等を
介して接続しなければならない。

すなわち従来例の保護１段によれば、それぞれの領域に
アルミニウム金属とのコンタクト領域を特別に必要とす
るから、それだけ占有面積が大きくなるという問題があ
る。

また抵抗５は少なくとも数にΩオーダーの抵抗値を必要
とするから、前述の特開昭５６−７９４６３の第５図に
示すように抵抗用の拡散層を特別に設けており、この点
からも占有面積が大きくなる問題がある。

本発明はかかる従来例の問題点に鑑みて創作されたもの
であり、小面積で静電破壊の防１Ｆが可能な保護手段を
備えた半導体集積回路の提供を目的とする。

〔問題点を解決するための手段〕

本発明はコレクタが入力端子に接続され、ベースが抵抗
を介して接地され、またエミッタがツェナーダイオード
を介して接地されるトランジスタからなる保Ｍｆ段であ
って、該ツェナーダイオードは該トランジスタのエミッ
タを形成する第１導電型の不純物領域の周辺部分に接地
レベルの逆導電型の不純物領域を直接重ねることによっ
て作成されるものであり、該抵抗はベースを形成する逆
導電型の不純物領域を覆うように該エミッタを形成する
第１導電型の不純物領域を形成することによって作成さ
れるものであることを特徴とする。

〔作用〕

トランジスタのベースに接続される抵抗は基本的にベー
ス領域をそのまま使用して形成されるものであるから、
この抵抗作成のための特別の面積を必要としない。

またエミッタ不純物領域は周辺の基板の不純物領域に直
接重ねて形成されるツェナーダイオードを介して接地さ
れるものであるから、コンタクトのための特別の面積や
配線領域などを必要としない、このため小面積の保護手
段の作成が可能となる。

〔実施例〕

第１図は本発明の実施例に係る保護手段を備える半導体
集積回路の回路図であり、ｌは内部回路２の入力端子、
３は電源端子である。４はコレクタが入力端子ｌに接続
され、ベースが抵抗５を介して接地され、エミッタがツ
ェナーダイオード７を介して接地されたトランジスタで
ある。また６はＰ−Ｎ接合ダイオードである。

第２図は第１図の回路を半導体基板上に実現する」：面
図であり、８は素子分離形成用パターン。

９はベース形成用パターン、ｌＯはエミッタ形成用パタ
ーン、１１はコレクタ形成用パターンである。

また第３図、第４図はそれぞれ第２図におけるＡ−Ａお
よびＢ−Ｂからみた部分断面図であり、１２はＰ型基板
、１３はその上に形成されるＮ型エピタキシャル層であ
る。１４は素子分離拡散層、１５はベース拡散層、１Ｂ
はエミッタ拡散層、１７はコレクタｗ：散層であり、こ
れは第２図に示すパターンによって形成される。また１
８は酸化膜、１９はコレクタを入力端ｆ−１に接続する
ためのアルミニウム配線である。

図示するように、本発明の実施例では抵抗５はエミッタ
拡散層１６によって覆われたベース拡散層１５によって
実現されている。これによりベース拡散のシート抵抗が
１５０Ω／口程度であったとしても、ベースの深さが実
効的に浅くなっているので数にΩオーダーの抵抗を容易
に得ることができる。従って抵抗５を実現するための特
別の面積は不要となる。

また実施例では高濃１■のＮ型エミッタ拡散層１６の周
辺部を直接高濃度のＰ型分離拡散層１４に重ねることに
よってツェナーダイオードを形成し、これを介して接地
している。このためエミッタ拡散層を接地するための配
線領域等が不要となり、この点においても小面積化がＩ
ｉｆ能となる。

次に実施例の動作を説明する。入力端子ｌに静の静電気
が入力するときトランジスタ４はトランジスタ動作をし
、ｖｃｅ電圧より低い電圧ＶＣＥＲでブレークダウンし
て静電エネルギーを吸収する。

実験によればエミッタ拡散層１６と素子分離拡散層１４
との接触面積すなわちツェナダイオードの接合面積が小
さいとき、ツェナーダイオードが電流を吸収しきれず問
題があった。しかし第２図に示すように、素子分離拡散
層１４がエミッタ拡散層１６の周囲を囲んでツェナーダ
イオードの接合面積を十分大きくするとき、電流の吸収
性も良好で保護回路の機能を十分果たすことが示された
。

一方、入力端子に負の静電気が入力するときにはＰ型基
板１２とＮ型エピタキシャル層１３が形成するＰ−Ｎ接
合ダイオード６によって静電気エネルギーが吸収され、
内部回路２が保護される。

〔発明の効果〕

以上説明したように、本発明によれば小面積で静電気保
護手段を形成することができるから、半導体集積回路の
一層の小型化および信頼性の向上に大きく寄与すること
が可能となる。

【図面の簡単な説明】

第１図は本発明の実施例に係る半導体集積回路の回路図
である。 第２図は第１図の回路を半導体基板ｌ−に実現する上面
図であり、第３図、第４図はそれぞれ第２図のＡ−Ａ、
Ｂ−Ｂからみた部分断面図である。 第５図は従来例に係る半導体集積回路の回路図である。 ４・・・トランジスタ ５・・・抵抗 ６・・・Ｐ−Ｎミ接合ダイオード ７・・・ツェナーダイオード ８・・・素子分離形成用パターン ９・・・ベース形成用パターン １０・・・エミッタ形成用パターン １１・・・コレクタ形成用パターン １２・・・基板 １３・・・エピタキシャル層 １４・・・素子分離拡散層 １５・・・ベース拡散層 １６・・・エミッタ拡散層 １７・・・コレクタ拡散層 従果刷ｊ回騒圓 第５図 ワＡワ

Claims (1)

【特許請求の範囲】
1. コレクタが入力端子に接続され、ベースが抵抗を介して
   接地され、またエミッタがツェナーダイオードを介して
   接地されるトランジスタからなる保護手段であって、該
   ツェナーダイオードは該トランジスタのエミッタを形成
   する第１導電型の不純物領域の周辺部分に接地レベルの
   逆導電型の不純物領域を直接重ねることによって作成さ
   れるものであり、該抵抗はベースを形成する逆導電型の
   不純物領域を覆うように該エミッタを形成する第１導電
   型の不純物領域を形成することによって作成されるもの
   であることを特徴とする半導体集積回路。