JPS628644A - 回線プロトコル判別装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ビデオテックス等に用いられるモデムインタ
ーフェースの回線プロトコル判別装置に関するものであ
る。

従来の技術 近年の半導体技術の目ざましい進歩により、これまで業
務用の分野で利用されてきたビデオテックスが、一般ユ
ーザに対しても広く利用されてきている。しかしながら
、一般ユーザが同一のデータベースにアクセスする場合
においても、経由するデータ通信網の違いによって、使
用する回線プロトコルを使い分ける必要がある。特に米
国においては、Ｂａ１ｌ　２１２ムのモデムを利用して
ビデオテックスのデータベースにナクセスする場合、非
同期データ伝送と、ＣＣＩＴＴＸ、２５ＬＡＰＢ　とい
う同期データ伝送と、２種類の伝送プロトコルを用いる
ことができ、一般ユーザが、ネットワークに電話をかけ
るという操作のみで、端末自身が自動的に回線プロトコ
ルを判別するような、回線プロトコル判別装置が強く望
まれている。

以下、図面を参照しながら、従来用いられてきた回線プ
ロトコル判別装置について説明を行う。

第３図は従来の回線プロトコル判別装置のブロック図で
ある。図中３ａは電話回線を経由して、相手の局から入
る受信信号の入力ラインである。

３１は入力ライン３ａの受信信号を復調し、デジタルデ
ータに変換する復調回路である。３２は復調回路３１の
出力を入力とする同期／非同期変換回路であり、相手局
が非同期データ伝送を行う場合に復調回路３１の同期的
な復調データを非同期データに変換するものである。３
３は非同期通信を行う時に動作させる非同期通信用イン
ターフェース回路である。３４は同期通信を行う時に動
作させる同期通信用インターフェース回路である。

３６は自分の局が非同期データ伝送を行う場合に、入力
の非同期データを同期データに変換する同期／非同期変
換回路である。３６は同期／非同期変換回路３６の出力
を変調する変調回路である。

３ｂは変調回路３６の出力信号である送信信号の出力ラ
インである。３７は同期／非同期変換回路３２と同期／
非同期変換回路３５を非同期通信用インターフェース回
路３３に接続するか、又は同期通信用インターフェース
回路３４に接続するかを切替える切替器である。３８は
切替器３７．同期／非同期変換回路３２．同期／非同期
変換回路３６を制御する制御回路である。３９はマイク
ロコンピュータであり、非同期通信用インターフェース
回路３３．同期通信用インターフェース回路３４、制御
回路３８を制御するものである。

以上のように構成された回線プロトコル判別装置につい
て、以下にその動作を説明する。

ユーザがデータ通信網にアクセスし、この時点で回線プ
ロトコルが、非同期データ伝送か、同期データ伝送かが
不明な場合、マイクロコンピュータ３９は、伝送が非同
期データ伝送であると仮定し、制御回路３８を経由して
、同期／非同期変換回路３２と同期／非同期変換回路３
５をオンさせ、同時に切替器３７を非同期通信用インタ
ーフェース回路３３が同期／非同期変換回路３２．３５
と接続できるように切替える。

その後、相手局が同期データ伝送を行う場合には、入力
ライン３＆の受信信号は復調回路３１により復調され、
復調回路３１の出力３ｄとしては第４図の人に示すよう
な連続したフラグを発生する。このフラグは１ビツトの
論理０のデータと６ビツトの論理１のデータと１ビツト
の論理０のデータで構成される。３ｄの信号は、同期／
非同期変換回路３２に入力され、同期／非同期変換回路
３２はこの時点でオンしているので同期／非同期変換回
路３２の出力３Ｃは同期／非同期変換がなされ、連続し
た３つのフラグごとに第４図のＢに示す波形を出力する
。すなわち、出力３Ｃは、信号４１をスタートビットと
みなして信号４７を出力し、信号４２を８ビツトのキャ
ラクタとして認識して信号４８を出力し、フラグ４２の
直後にストップビットが無いためストップビット４９を
自動的に出力し、信号４３をスタートビットとみなして
スタートピッ）５０を出力し、信号４４を８ビツトのキ
ャラクタとみなして信号５１を出力し、信号４５をスト
ップビットとみなして信号６２を出力し、信号４６をマ
ーク状態とみなし、信号４９で自動的に挿入したストッ
プピットによる時間的ずれを補正した分だけ短いマーク
状態の信号５３を出力する。以降上記の繰返しとなる。

したがって、３Ｃの信号は切替器３７を経由して非同期
通信用インターフェース回路３３により直並列変換され
る。

マイクロコンピュータ３９は、第４図の４８のキャラク
タを゛”７Ｋ”（１６進表現）と認識し、６１のキャラ
クタを°”３Ｆ”（１６進表現）と認識する。

そこで、時間Ｔと個数ｎを適当にとり、データ受信開始
より時間Ｔ以内にマイクロコンピュータ３９によりｎ回
以上の７ＩＣ（’ｉ６進表現）と３Ｆ（１６進表現）と
いうデータの組合せが検出された時に、マイクロコンピ
ュータ３９は相手局が同期データ伝送を行うものと判断
する。すると、マイクロコンピュータ３９は制御回路３
８を経由して、同期／非同期変換回路３２と同期／非同
期変換回路３６をオフさせ、切替器３７を、同期通信用
インターフェース回路３４が同期／非同期変換回路３２
と同期／非同期変換回路３６と接続されるように切替え
る。しかる後に、受信は復調回路３１、同期／非同期変
換回路３２．同期通信用インターフェース回路３４を経
由して行ない、送信は同期通信用インターフェース回路
３４．同期／非同期変換回路３６．変調回路３６を経由
して行う。

また、７Ｅ（１６進表現）と３Ｆ（１６進表現）という
データの組合せを時間Ｔ以内にｎ回より少ない個数しか
検出できなかった時には、非同期データ伝送を継続する
。この場合は、受信は復調回路３１．同期／非同期変換
回路３２．非同期通信用インターフェース回路３３を経
由して行ない、送信は非同期通信用インターフェース回
路３３゜同期／非同期変換回路３５．変調回路３６を経
由して行う。

発明が解決しようとする問題点 しかしながら、上記のような構成では、以下に示す問題
点を有していた。すなわち、相手局が非同期データ伝送
を行い、通信開始時に、７］Ｋ（１６進表現）と３Ｆ（
１６進表現）というデータの組合せを多数回送信してく
る場合においては、実−には非同期データ伝送であるに
もかかわらず、同期データ通信と誤って判別することが
あった。

本発明は上記の問題点に鑑み、非同期データ伝送と同期
データ伝送の判別をより確実なものとすることのできる
回線プロトコル判別装置を提供するものである。

問題点を解決するだめの手段 この目的を達成するために、本発明の回線プロトコル判
別装置では、マイクロコンピュータと同期／非同期変換
回路、切替器との間に配される制御回路を２つ設けるも
ので、送信用の同期／非同期変換回路と受信用の同期／
非同期変換回路を制御する第１の制御回路と、送信用の
同期／非同期変換回路と受信用の同期／非同期変換回路
を、非同期通信用インターフェース回路か又は同期通信
用インターフェース回路のいずれかに接続する切替器を
制御する第２の制御回路を備えることにより、２種類の
制御を独立して行うようにしたものである。

作用 本発明によれば、同期／非同期変換回路を制御する制御
回路と、切替器を制御する制御回路をおのおの独立して
設け、同期データ伝送か非同期データ伝送か不明な場合
、受信用同期／非同期変換回路の変換動作を停止させて
復調データをそのまま同変換回路、切替器を経由してイ
ンターフェース回路に加え、このデータでもって判別を
行うことにより、同期データ伝送と非同期データ伝送の
判別を精度高く行うことができる。

実施例 以下、本発明の一実施例について、図面を参照しながら
説明する。第１図は本発明の一実施例における回線プロ
トコル判別装置のブロック図を示すものである。図中３
ａは受信信号ライン、３１は復調回路、３２は受信用の
同期／非同期変換回路、３３は非同期通信用インターフ
ェース回路、３４は同期通信用インターフェース回路、
３６は送信用の同期／非同期変換回路、３６は変調回路
、３ｂは送信信号ライン、３７は切替器で、以上は第３
図の構成と同じものである。

１１は受信用の同期／非同期変換回路３２と送信用の同
期／非同期変換回路３５を動作させるか否か、制御する
第１の制御回路である。１２は受信用の同期／非同期変
換回路３２と送信用の同期／非同期変換回路３５を、非
同期通信用インターフェース回路３３か又は同期通信用
のインターフェース回路３４のいずれかに接続する切替
器３７を制御する第２の制御回路である。

以上のように構成された回線プロトコル判別装置につい
て、以下にその動作を第２図とともに説明する。

まず、ユーザがデータ通信網にアクセスし、この時点で
回線プロトコルが、非同期データ伝送か同期データ伝送
かが年期な場合、マイクロコンピュータ３９は、伝送が
非同期データ伝送であると仮定し、第２の制御回路１２
を経由して切替器３７を非同期通信用インターフェース
回路３３が同期／非同期変換回路３２．３６と接続され
るように切替える。同時に、マイクロコンピュータ３９
は第１の制御回路１１を経由して、同期／非同期変換回
路３２．３５をオフさせる（変換動作を行わせない。）
。その後、相手局が同期データ伝送を行う場合は、入力
ライン３＆の受信信号は復調回路３１で復調され、復調
回路３１の出力３ｄとしては第２図に示すような連続し
たフラグが発生される。３ｄの信号は同期／非同期変換
回路３２に入力されるが、同期／非同期変換回路３２は
この時点でオフしているので同期／非同期変換回路３２
の出力信号３Ｃとしては３ｄと同一の波形が出力される
。したがって３０の信号は切替器３７を経由して非同期
通信用インターフェース回路３３に入力される。

非同期通信用インターフェース回路３３は３Ｃの信号、
すなわち第２図の波形を以下のように解釈する。２１を
スタートビット、２２をストップビットの欠除した８ビ
ツトのキャラクタ、２３を次のスタートビット、２４を
次の８ビツトのキャラクタ、２６をストップビット、２
６をマーク状態と認識する。したがって、マイクロコン
ピュータ３９は第２図の波形を以下のように認識できる
。

すなわち、２２の部分をフレーミングエラーを生じた７
Ｋ”（１６進表現）という値のデータと認識し、２４の
部分をフレーミングエラーを生じなかった°”３Ｆ′′
（１６進表現）の値のデータと認識する。以降、この繰
返しとなる。

そこで、時間Ｔと個数ｎを従来例の場合と同様に適当に
とり、データ受信開始より、時間Ｔ以内にマイクロコン
ピュータ３９が、フレーミングエラーを生じた”ｙＩＣ
”（１６進表現）と７レーミングエラーを生じなかった
＋ｔ　３ｆｌ　７９　（１ｃｓ進表現）の組合せをｎ回
以上検出した時に、マイクロコンピュータ３９は相手局
が同期データ伝送を行うものと判断する。そして、第２
の制御回路１２を経由して切替器３７を同期通信用イン
ターフェース回路３４が同期／非同期変換回路３２．３
５と接続されるように切替え、同期データ伝送を開始す
る。この場合、受信は復調回路３１．同期／非同期変換
回路３２．同期通信用インターフェース回路３４を経由
して行い、送信は同期通信用インターフェース回路３４
．同期／非同期変換回路３６゜変調回路３６を経由して
行う。

まだ、フレーミングエラーを生じた°ｔ　７　Ｋ　ｔ−
”（１６進表現）とフレーミングエラーを生じない°゛
３Ｆ”（１６進表現）というデータの組合せを時間Ｔ以
内にｎ回より少ない個数しか検出しなかった時は、非同
期データ伝送を継続する。この時マイクロコンピュータ
３９は、第１の制御回路１１を経由して同期／非同期変
換回路３２　、３６をオンさせる。この場合、受信は復
調回路３１゜同期／非同期変換回路３２．非同期通信用
インターフェース回路３３を経由して行い、送信は非同
期通信用インターフェース回路３３．同期／非同期変換
回路３６．変調回路３６を経由して行う。

以上のように、本実施例によれば、回線プロトコルの判
別にデータの値のみを参照するだけでなくフレーミング
エラーの有無をも参照することで、非同期データ伝送と
同期データ伝送の判別をより確度の高いものとすること
ができる。

発明の効果 以上のように、本発明によれば、切替器制御用の制御回
路、同期／非同期変換回路制御用の制御回路をおのおの
設け、回線プロトコルの判別時に受信用同期／非同期変
換回路の変換動作を停止させて復調データをそのまま切
替器を通してインターフェース回路に供給するようにし
たことにより、非同期データ伝送と同期データ伝送の判
別をより精度よく行うことができるものである。

【図面の簡単な説明】

第１図は本発明の一実施例における回線プロトコル判別
装置のブロック図、第２図は第１図の動作説明のための
波形図、第３図は従来の回線プロトコル判別装置のブロ
ック図、第４図は第３図の動作説明のだめの波形図であ
る。 １１・・・・・・第１の制御回路、１２・・・・・・第
２の制御回路、３３・・・・・・非同期通信用インター
フェース回路、３４・・・・・・同期通信用インターフ
ェース回路、３７・・・・・・切替器、３２・・・・・
・受信用同期／非同期変換回路、３６・・・・・・送信
用同期／非同期変換回路、３１・・・・・・復調回路、
３６・・・・・・変調回路、３９・・・・・・マイクロ
コンピュータ。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名φへ
　　　　　　　　　　藷

Claims (1)

【特許請求の範囲】
1. 非同期通信用インターフェース回路と、同期通信用イン
   ターフェース回路と、前記の２つのインターフェース回
   路のいずれを使用するかを切替える切替器と、前記切替
   器を制御する第１の制御回路と、復調回路の出力を入力
   とし相手局が非同期データ伝送を行う場合に同期的な復
   調データを非同期データに変換する受信用同期／非同期
   変換回路と、前記受信用同期／非同期変換回路の変換動
   作、変換動作の停止を切替制御する第２の制御回路とを
   備え、前記第２の制御回路は、非同期データ伝送か同期
   データ伝送か不明な際、前記受信用同期／非同期変換回
   路の変換動作を停止し前記復調回路の出力復調データを
   そのまま切替器を通して前記非同期インターフェース回
   路に供給するように構成されたことを特徴とする回線プ
   ロトコル判別装置。