JPS6286582A - Ｐｃｍ記録及び再生装置 - Google Patents
Ｐｃｍ記録及び再生装置Info
- Publication number
- JPS6286582A JPS6286582A JP22718785A JP22718785A JPS6286582A JP S6286582 A JPS6286582 A JP S6286582A JP 22718785 A JP22718785 A JP 22718785A JP 22718785 A JP22718785 A JP 22718785A JP S6286582 A JPS6286582 A JP S6286582A
- Authority
- JP
- Japan
- Prior art keywords
- bits
- frame
- circuit
- pcm
- recording
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、複数の種類の量子化ビット数に対し最適な
フレーム構成のビット数を与えるＰＣＭ記録及び再生装
置に関するものである。
フレーム構成のビット数を与えるＰＣＭ記録及び再生装
置に関するものである。
アナログ信号を標本化周波数Ｆｓ で標本化し、Ａ／
Ｄ変換を行ってＰＣＭデータに変換し、袖数個のＰＣＭ
データをまとめてフレーム構成となし、複数トラックに
分配してＭｃ録再再生る装置として、ＰＣＭ録音機など
かある。これらのＰ ＣＭ Ｔｈｅ録装置のフレーム／
ブロックｍ＆として第８凶に示すものかあった。凶にお
いて（ａ）はフレーム構成、（ｂ）ｔニブロック構成で
ある。１フレームは２５２ビツトで構成されており、量
子化ビット数１６のＰＣＭデータを１２標本集め、同期
信号１０ビツト、コントロール信号２ビツト、誤り検出
訂正用の０１検査データ１６ビツトよりなっている。（
ｂ）はブロック構成で、フレーム構成された信号をＰＣ
Ｍデータ用として６トラツク、誤り検出訂正用として２
トラツクの計８トラックに記録する。第３凶のフレーム
構成は次の様にして決めらｎている。今、アナログ信号
のチャネル数をへ、１フレームを構成する標本数をＳ、
ＰＣＭデータを記録するトラック数をＴｒ とすると
、フレーム及びブロック周波数ＦＢは次式で与えら扛る
。
Ｄ変換を行ってＰＣＭデータに変換し、袖数個のＰＣＭ
データをまとめてフレーム構成となし、複数トラックに
分配してＭｃ録再再生る装置として、ＰＣＭ録音機など
かある。これらのＰ ＣＭ Ｔｈｅ録装置のフレーム／
ブロックｍ＆として第８凶に示すものかあった。凶にお
いて（ａ）はフレーム構成、（ｂ）ｔニブロック構成で
ある。１フレームは２５２ビツトで構成されており、量
子化ビット数１６のＰＣＭデータを１２標本集め、同期
信号１０ビツト、コントロール信号２ビツト、誤り検出
訂正用の０１検査データ１６ビツトよりなっている。（
ｂ）はブロック構成で、フレーム構成された信号をＰＣ
Ｍデータ用として６トラツク、誤り検出訂正用として２
トラツクの計８トラックに記録する。第３凶のフレーム
構成は次の様にして決めらｎている。今、アナログ信号
のチャネル数をへ、１フレームを構成する標本数をＳ、
ＰＣＭデータを記録するトラック数をＴｒ とすると
、フレーム及びブロック周波数ＦＢは次式で与えら扛る
。
５ＸＮ
ＦＢ＝□ ・・・（３）ＸＴｒ
１フレームのビット数をＴｓ とするとＴｓ＝ ＢＸ
Ｓ＋ｍ −（４）である。
Ｓ＋ｍ −（４）である。
ここでＢはひとつの標本の量子化ビット数、ｍは同期信
号などの付加ビット数である。フレーム内のビットの伝
送周肢数Ｆｃは Ｆｃ＝ＦａＸＴｓ ・・（
５）で与えられる。この時、ＦＣとＦｓＸＮ か簡単
な整数比になればひとつのクロックからＦｃとＦｓＸＮ
か発生できるので、それが可能になる様Ｓ、ｍが選定さ
れる。第８図の場合は、Ｎ＝２． Ｓ＝１４． Ｔｒ＝
６であるので、ブロック周波数ＦＢは、Ｆｓ を４
８匹とすると、ＦＢ ＝−１色−１−！−＝ １．１４
８ ｋＨｚである。同期４ ｘ ６ 信号１０ビツト、コントロール信号２ビツト、ＣＩ検査
データ１６ビツトであるのでｍ＝ １０ ＋２ ＋１６
＝ ２８゜またＢ＝１６であるので、式（４）より’
Ｉ’５＝１６Ｘ１４＋２８＝２５２ビットとなる。従っ
て式（５）よりＦ ｃ ＝２５２ ｘｌ、１４８ｋ）ｈ
＝ ２８８ｋＨｚとなり、ＦｃとＦｃＸＮの比は２８８
：４８Ｘ２＝８：１と簡単な整数比となっている。この
様なりロックは第４凶のクロック発生回路により生成す
ることができる。図において（１）はマスタークロック
発振器、（２）は６分周器、（３）は４２分周器、（４
）は２５２カウンタ、（５） （６） （力（８）は出
力端子である。マスタークロック発振器（υで２８８１
を発生し、６分周回路（２）、２５２カウンタ（４）及
び出力端子（６）へ送られる。６分周回路（２）の出力
は４８ｋｌｂとなり４２分周回路（３）及び出力端子（
８）へ送られる。２５２カウンタ（４）では同期信号生
成、コントロール信号生成等に必要なりロックを出力端
子（５）へ出力する。（転）分局器からはブロック周波
数ＦＢ が出力端子（８）へ出力される。
号などの付加ビット数である。フレーム内のビットの伝
送周肢数Ｆｃは Ｆｃ＝ＦａＸＴｓ ・・（
５）で与えられる。この時、ＦＣとＦｓＸＮ か簡単
な整数比になればひとつのクロックからＦｃとＦｓＸＮ
か発生できるので、それが可能になる様Ｓ、ｍが選定さ
れる。第８図の場合は、Ｎ＝２． Ｓ＝１４． Ｔｒ＝
６であるので、ブロック周波数ＦＢは、Ｆｓ を４
８匹とすると、ＦＢ ＝−１色−１−！−＝ １．１４
８ ｋＨｚである。同期４ ｘ ６ 信号１０ビツト、コントロール信号２ビツト、ＣＩ検査
データ１６ビツトであるのでｍ＝ １０ ＋２ ＋１６
＝ ２８゜またＢ＝１６であるので、式（４）より’
Ｉ’５＝１６Ｘ１４＋２８＝２５２ビットとなる。従っ
て式（５）よりＦ ｃ ＝２５２ ｘｌ、１４８ｋ）ｈ
＝ ２８８ｋＨｚとなり、ＦｃとＦｃＸＮの比は２８８
：４８Ｘ２＝８：１と簡単な整数比となっている。この
様なりロックは第４凶のクロック発生回路により生成す
ることができる。図において（１）はマスタークロック
発振器、（２）は６分周器、（３）は４２分周器、（４
）は２５２カウンタ、（５） （６） （力（８）は出
力端子である。マスタークロック発振器（υで２８８１
を発生し、６分周回路（２）、２５２カウンタ（４）及
び出力端子（６）へ送られる。６分周回路（２）の出力
は４８ｋｌｂとなり４２分周回路（３）及び出力端子（
８）へ送られる。２５２カウンタ（４）では同期信号生
成、コントロール信号生成等に必要なりロックを出力端
子（５）へ出力する。（転）分局器からはブロック周波
数ＦＢ が出力端子（８）へ出力される。
このようなフレーム構成をもつＰＣＭ記録再生装置のブ
ロック凶を第６凶に示す。図において、（９）は２チヤ
ネルのアナログ信号の入力端子、ＱＱはＡ／Ｄ変換回路
、Ｕυは符号化回路、（６）はトラック分配回路、α二
（ｉ ｏ４Ｊｔｅａは変調回路、囲動（ト）は記録アン
プ、四（７）Ｃｌυは記録ヘッド、 Ｃｌ４Ｗ−は再生
ヘッド、蜘翰ＶＯは再生アンプ、蜘（４）■は復調回路
、ゆ置端は時間軸補正回路（以下ＴＢＣ回路と略す）、
咎は復号化回路、閃はディジタルアナログ変換回路、圓
はチャネルのアナログ出力端子、（９）はクロック発生
回路である。次に動作について説明する。まず記録側で
は入力端子（９）から入力さｎたアナログ信号は、Ａ／
Ｄ変換変換回路量子化ビット数Ｂ＝１６のＰＣＭデータ
に変換ｄｎ１符号化回路（ロ）でテープ等の媒体による
誤りを訂正検出できる様Ｃ２検査データ、ＣＩ検査デー
タのふた通りの誤り訂正検出符号か付加される。符号化
された信号はトラック分配回路四でコントロール信号が
付加され、８トラツクに分配されて変調回路α３ ｔｉ
４１ （ＬＦ９へ送らｎる。変調回路０３１４１１１ｆ
１Ｆ媒体に記録再生１゛るのに適した信号に変調された
後、同期信号が付加されて、記録アンプ四〇η（ト）か
ら記録ヘッド四（７）２υをへて媒体に記録される。再
生側では、再生ヘッド曽翰■で再生された信号か再生ア
ンプｃ＃Ｃ＃（ロ）で増幅され、復調回路＠四山で同期
信号を検出保護し、クロッグ再生を行ってそのクロック
と、同期信号を分離したデータとをＴＢＣ回路Ｇ３Ｊ）
ｗ ｗへ送る。ＴＢＣ回路回路８灸 タ等をとり除き、復号化回路−へ送られる。復号化回路
−ではＣ１検査データ、Ｃ２検査データにより誤りの訂
正検出を行い、Ｄ／Ａｇ換回路曽で元のアナログ信号に
変換さｎ出力端子（７）より出力される。なお、コント
ロール信号は、Ｆｓ の種類エンファシスの有無などの
装置のコントロールに用いられる。クロック発生回路り
は主に第４図を基本に構成されており、Ｆｓ はＡ
／ Ｄ変換器量、Ｄ／Ａ変換器−に、Ｆ ｃ ＊ ＦＢ
及び出力端子（５）の出力はトラック分配回路四、変調
回路α３σ４（ｌｆ９．ＴＢｃ回路ｃ＋ｌ１ｗ ｃｗに
送られている。
ロック凶を第６凶に示す。図において、（９）は２チヤ
ネルのアナログ信号の入力端子、ＱＱはＡ／Ｄ変換回路
、Ｕυは符号化回路、（６）はトラック分配回路、α二
（ｉ ｏ４Ｊｔｅａは変調回路、囲動（ト）は記録アン
プ、四（７）Ｃｌυは記録ヘッド、 Ｃｌ４Ｗ−は再生
ヘッド、蜘翰ＶＯは再生アンプ、蜘（４）■は復調回路
、ゆ置端は時間軸補正回路（以下ＴＢＣ回路と略す）、
咎は復号化回路、閃はディジタルアナログ変換回路、圓
はチャネルのアナログ出力端子、（９）はクロック発生
回路である。次に動作について説明する。まず記録側で
は入力端子（９）から入力さｎたアナログ信号は、Ａ／
Ｄ変換変換回路量子化ビット数Ｂ＝１６のＰＣＭデータ
に変換ｄｎ１符号化回路（ロ）でテープ等の媒体による
誤りを訂正検出できる様Ｃ２検査データ、ＣＩ検査デー
タのふた通りの誤り訂正検出符号か付加される。符号化
された信号はトラック分配回路四でコントロール信号が
付加され、８トラツクに分配されて変調回路α３ ｔｉ
４１ （ＬＦ９へ送らｎる。変調回路０３１４１１１ｆ
１Ｆ媒体に記録再生１゛るのに適した信号に変調された
後、同期信号が付加されて、記録アンプ四〇η（ト）か
ら記録ヘッド四（７）２υをへて媒体に記録される。再
生側では、再生ヘッド曽翰■で再生された信号か再生ア
ンプｃ＃Ｃ＃（ロ）で増幅され、復調回路＠四山で同期
信号を検出保護し、クロッグ再生を行ってそのクロック
と、同期信号を分離したデータとをＴＢＣ回路Ｇ３Ｊ）
ｗ ｗへ送る。ＴＢＣ回路回路８灸 タ等をとり除き、復号化回路−へ送られる。復号化回路
−ではＣ１検査データ、Ｃ２検査データにより誤りの訂
正検出を行い、Ｄ／Ａｇ換回路曽で元のアナログ信号に
変換さｎ出力端子（７）より出力される。なお、コント
ロール信号は、Ｆｓ の種類エンファシスの有無などの
装置のコントロールに用いられる。クロック発生回路り
は主に第４図を基本に構成されており、Ｆｓ はＡ
／ Ｄ変換器量、Ｄ／Ａ変換器−に、Ｆ ｃ ＊ ＦＢ
及び出力端子（５）の出力はトラック分配回路四、変調
回路α３σ４（ｌｆ９．ＴＢｃ回路ｃ＋ｌ１ｗ ｃｗに
送られている。
従来のフレーム構成は以上の様に構成されているので、
第２の量子化ビット数Ｂ、 ＝ ２０ に対応しよう
とすると、第６図のフレーム／ブロック構成が考えられ
る。第８図より量子化ビット数だけを変更しているので
式（４）よりＴｓ＝ ２０ Ｘ １４ ＋２８＝３０８
、（５）式よりＦｃ＝ １．１４８ｋ）ｈ Ｘ ８０８
＝８５２ｋ）ｈとなる。
第２の量子化ビット数Ｂ、 ＝ ２０ に対応しよう
とすると、第６図のフレーム／ブロック構成が考えられ
る。第８図より量子化ビット数だけを変更しているので
式（４）よりＴｓ＝ ２０ Ｘ １４ ＋２８＝３０８
、（５）式よりＦｃ＝ １．１４８ｋ）ｈ Ｘ ８０８
＝８５２ｋ）ｈとなる。
このように１フレームのビット数が、量子化ビット数１
６の時は２５２．ｉ量子化ビット数８０８と長さが異な
ってしまう。これらふたつの量子化ビット数に対応した
クロック発生回路の主要部は第７図で与えられる。図に
おいて、□□□は８．１６８ Ｍのマスタークロック発
振器、■は１１分周器、輪は６６分周器、１υは９分周
器、（６）は２５２カウンタ、輪は４２分周器、−は８
０８カウンタ、−一１４７１−四段は出力端子である。
６の時は２５２．ｉ量子化ビット数８０８と長さが異な
ってしまう。これらふたつの量子化ビット数に対応した
クロック発生回路の主要部は第７図で与えられる。図に
おいて、□□□は８．１６８ Ｍのマスタークロック発
振器、■は１１分周器、輪は６６分周器、１υは９分周
器、（６）は２５２カウンタ、輪は４２分周器、−は８
０８カウンタ、−一１４７１−四段は出力端子である。
量子化ビット数１６の時は出力端子−一４θ噂の信号が
用いられ、量子化ビット数２０の時は、出力上の様に構
成されているので次のような欠点があった。ます、第４
凶と第７因を見てわかるようにマスタークロックの周波
数が２８８ ｋ）ｈから８．１６８ Ｍと１１倍も高く
なっており、ＰＣＭ記録再生装置では符号化等で種々の
クロックを用いるので選択の自由度が減り便いずらいと
いう欠点がある。次に、出力端子−輪の信号は、トラッ
ク分配回路Ｕ１ＴＢＣ回路６υに）灸へ送られており、
これらの回路は通常メモリーを使用しているので、１フ
レームのビット数が異なると、そのコントロールが複雑
になるという欠点がある。更に、１フレームのビット数
が異なると復調回路−ｍ−での同期信号保護回路が鋤か
ない上に、各トラック毎にＴＢＣ回路ｃＩη仰卿に送る
クロックを切換えねばならずハードウェアが複雑になる
などの欠点があった。
用いられ、量子化ビット数２０の時は、出力上の様に構
成されているので次のような欠点があった。ます、第４
凶と第７因を見てわかるようにマスタークロックの周波
数が２８８ ｋ）ｈから８．１６８ Ｍと１１倍も高く
なっており、ＰＣＭ記録再生装置では符号化等で種々の
クロックを用いるので選択の自由度が減り便いずらいと
いう欠点がある。次に、出力端子−輪の信号は、トラッ
ク分配回路Ｕ１ＴＢＣ回路６υに）灸へ送られており、
これらの回路は通常メモリーを使用しているので、１フ
レームのビット数が異なると、そのコントロールが複雑
になるという欠点がある。更に、１フレームのビット数
が異なると復調回路−ｍ−での同期信号保護回路が鋤か
ない上に、各トラック毎にＴＢＣ回路ｃＩη仰卿に送る
クロックを切換えねばならずハードウェアが複雑になる
などの欠点があった。
この発明は上記のような問題点を解消するためになされ
たもので、２つ以上の量子化ビット数に対し、フレーム
ビット数か同一でマスタークロックが高くならず、トラ
ック分配回路四、変調回路ａ３（１４１ｕｓ 、復調回
路（至）四山、ＴＣＢ回路６υ曽仰が簡単に構成できる
ＰＣＭ記録及び再生装置を得ることを目的とする。
たもので、２つ以上の量子化ビット数に対し、フレーム
ビット数か同一でマスタークロックが高くならず、トラ
ック分配回路四、変調回路ａ３（１４１ｕｓ 、復調回
路（至）四山、ＴＣＢ回路６υ曽仰が簡単に構成できる
ＰＣＭ記録及び再生装置を得ることを目的とする。
この発生に係るＰＣＭ記録及び再生装置は、ふたつ以上
量子化ビット数に対して、フレームビット数が同一にな
るように式（１） （２）を用いて１フレーム内の標本
数Ｓ、フレームビット数ＴＡ を定め、記録再生する
ようにしたものである。
量子化ビット数に対して、フレームビット数が同一にな
るように式（１） （２）を用いて１フレーム内の標本
数Ｓ、フレームビット数ＴＡ を定め、記録再生する
ようにしたものである。
この発明におけるフレーム構成は、ふたつ以上の量子化
ビット数の最小公倍数の整数倍と同期信号などの付加ビ
ットとで１フレームを構成し、かつチャネル数Ｎ、１フ
レーム内の標本数Ｓ、トラック数Ｔｒの積と１フレーム
のビット数が簡単な整数比となるよう決定される。
ビット数の最小公倍数の整数倍と同期信号などの付加ビ
ットとで１フレームを構成し、かつチャネル数Ｎ、１フ
レーム内の標本数Ｓ、トラック数Ｔｒの積と１フレーム
のビット数が簡単な整数比となるよう決定される。
以下、この発明の一実施例を凶について説明する。第１
凶において（ａ）はフレーム構成、（ｂ）はブロック構
成であり、同期信号１６ビツト、コントロール信号８ビ
ツト、ＰＣＭデータ又は検査データ８２０データ、Ｃ１
検査データ１６ビツトの計８６０ビットである。このフ
レーム構成は次のようにして決められている。チャネル
数Ｎ＝２．ＰＣＭデータの分配トラック数Ｔｒ ＝ ６
．２ 種ｍの量子化ビット数Ｂ、＝ １６ 、Ｂ、＝
２０とすると式（１）におけるＬＣＭ（Ｂｒ、 Ｂ２
） ＝ ８０となる。８０ビット／１６ビツト；６とな
るが、２チヤネルの場合偶数が望ましいので、８０ Ｘ
２ ＝ １６０ ビットとして式（υ（２）を計算
しＴＡ とＴＢが簡単な比になるものを集めた結果か表
１９表２である。表１は量子化ビット数Ｂ、＝１６ビツ
トの場合、表２は量子化ビット数Ｂ２＝２０の場合であ
る。
凶において（ａ）はフレーム構成、（ｂ）はブロック構
成であり、同期信号１６ビツト、コントロール信号８ビ
ツト、ＰＣＭデータ又は検査データ８２０データ、Ｃ１
検査データ１６ビツトの計８６０ビットである。このフ
レーム構成は次のようにして決められている。チャネル
数Ｎ＝２．ＰＣＭデータの分配トラック数Ｔｒ ＝ ６
．２ 種ｍの量子化ビット数Ｂ、＝ １６ 、Ｂ、＝
２０とすると式（１）におけるＬＣＭ（Ｂｒ、 Ｂ２
） ＝ ８０となる。８０ビット／１６ビツト；６とな
るが、２チヤネルの場合偶数が望ましいので、８０ Ｘ
２ ＝ １６０ ビットとして式（υ（２）を計算
しＴＡ とＴＢが簡単な比になるものを集めた結果か表
１９表２である。表１は量子化ビット数Ｂ、＝１６ビツ
トの場合、表２は量子化ビット数Ｂ２＝２０の場合であ
る。
表 Ｉ Ｂ１＝１６ビツトの場合衣 ２
Ｂ２＝２０ビットの場合ここで、Ｐ：ＱはＴＡとＴＢの
比を表わし、ここではＱか１０以下のものをあげている
。またＦＭ はマスタークロック周波数である。ｍは同
期信号、コントロール信号、Ｃ１検査データを含んでい
るので、２４から４８ビツトの間でしかも偶数のものを
あげている。表１９表２にてＴＡが同一ビット数のもの
を選択し、ＴＡ＝ ３６０ビットのものが第１凶のフレ
ーム／ブロック構成である。
Ｂ２＝２０ビットの場合ここで、Ｐ：ＱはＴＡとＴＢの
比を表わし、ここではＱか１０以下のものをあげている
。またＦＭ はマスタークロック周波数である。ｍは同
期信号、コントロール信号、Ｃ１検査データを含んでい
るので、２４から４８ビツトの間でしかも偶数のものを
あげている。表１９表２にてＴＡが同一ビット数のもの
を選択し、ＴＡ＝ ３６０ビットのものが第１凶のフレ
ーム／ブロック構成である。
このフレーム／ブロック構成を実現するクロック発生回
路の主要部分は第２凶により実現できる。
路の主要部分は第２凶により実現できる。
第２凶において、（５υはマスタークロック発振器、Ｑ
は５分周器、０は８０分周器、―は４分周器、燐は６０
分周器、鞄は４８分周器、６７）は切換器、−は８６０
カウンタ、ｗｍｅｕｔｅｔｎ−は出力端子である。
は５分周器、０は８０分周器、―は４分周器、燐は６０
分周器、鞄は４８分周器、６７）は切換器、−は８６０
カウンタ、ｗｍｅｕｔｅｔｎ−は出力端子である。
表１１表２から明らかなようにマスタークロック発振器
列では１．４４ Ｍを発生し、５分周回路■、８０分局
回路脅、４分周回路−へ送られる。５分周回路慎の出力
は量子化ビット数Ｂ、＝１６に対応するビット周波数Ｆ
ｃ１ ＝ ２８８ ｋ）ｈとなり出力端子６罎へ送られ
る。４分周回路−の出力は量子化ビット数Ｂ、＝２０に
対応するビット周波数Ｆｃ２ ＝ ８６０ ｋＨｚとな
り出力端子−へ送られる。８０分局器Ｑの出力はＦｓ
＝ ４８ ｋＦｋで、６０分周回路−１４８分周回路−
１出力端子ｔＳＵへ送られる。６０分周回路−１４８分
周回路−の出力ＦＢ１＝０．８ｋＨｚ、ＦＢ２＝１ｋ）
ｌＺはそれぞれ出力端子■、四へ送られる。切換器＠は
量子化ビット数Ｂ、＝１６の時５分周器−の出力を、量
子化ビット数Ｂ、＝２０の時４分周器例の出力を選択し
て切換える。
列では１．４４ Ｍを発生し、５分周回路■、８０分局
回路脅、４分周回路−へ送られる。５分周回路慎の出力
は量子化ビット数Ｂ、＝１６に対応するビット周波数Ｆ
ｃ１ ＝ ２８８ ｋ）ｈとなり出力端子６罎へ送られ
る。４分周回路−の出力は量子化ビット数Ｂ、＝２０に
対応するビット周波数Ｆｃ２ ＝ ８６０ ｋＨｚとな
り出力端子−へ送られる。８０分局器Ｑの出力はＦｓ
＝ ４８ ｋＦｋで、６０分周回路−１４８分周回路−
１出力端子ｔＳＵへ送られる。６０分周回路−１４８分
周回路−の出力ＦＢ１＝０．８ｋＨｚ、ＦＢ２＝１ｋ）
ｌＺはそれぞれ出力端子■、四へ送られる。切換器＠は
量子化ビット数Ｂ、＝１６の時５分周器−の出力を、量
子化ビット数Ｂ、＝２０の時４分周器例の出力を選択し
て切換える。
なお、上記実施例ではチャネル数Ｎ＝２． トラック
数Ｔｒ ＝ ６ の場合を説明したが、これ以外のチ
ャネル数、トラック数でも式（１） （２１よりフレー
ムビット数が決められることは明らかである。また上記
実施例では量子化ビット数の種類Ｒ＝２の場合（Ｂ１＝
１６．Ｂ２＝ ２０）を示したが、こｎ以上の場合も
式（１） （２）が有効なのは言うまでもない。
数Ｔｒ ＝ ６ の場合を説明したが、これ以外のチ
ャネル数、トラック数でも式（１） （２１よりフレー
ムビット数が決められることは明らかである。また上記
実施例では量子化ビット数の種類Ｒ＝２の場合（Ｂ１＝
１６．Ｂ２＝ ２０）を示したが、こｎ以上の場合も
式（１） （２）が有効なのは言うまでもない。
更に、上記実施例ではＴｒ ＝ ６ のマルチトラッ
クの記録再生装置の例を示したが、一本の伝送う゛イン
でトラック１．トラック２．・・・、トラック６、トラ
ック７、トラック８．トララクト・・と順次記録再生を
行う場合も適用可能である。
クの記録再生装置の例を示したが、一本の伝送う゛イン
でトラック１．トラック２．・・・、トラック６、トラ
ック７、トラック８．トララクト・・と順次記録再生を
行う場合も適用可能である。
以上のように、この発明によりは、２つ以上量子化ビッ
ト数に対しフレームビット数を同一にできるので、記録
再生装置のハードウェアか簡単になり、かつヤスターク
ロックの周波数か低くなるという効果がある。
ト数に対しフレームビット数を同一にできるので、記録
再生装置のハードウェアか簡単になり、かつヤスターク
ロックの周波数か低くなるという効果がある。
第１図は、この発明の一実施例Ｇこよるフレーム／ブロ
ック構成を示す図、第２凶はこの発明の一実施例による
クロック発生回路のブロック図、第８図は従来の量子化
ビット数１６の場合のフレーム／ブロック構成を示す図
、第４凶は従来のクロック発生回路のブロック図、第５
図はマルチトラックのＰＣＭ記録再生装置のブロック図
、第６凶は従来の量子化ビット数２０の場合のフレーム
／ブロック構成を示す凶、第７凶は第ａ図、第６凶のフ
レーム／ブロック構成を実現するためのクロック発生回
路のブロック図である。 凶において、（５υはマスタークロック発振器、Ｃ５４
は５分周器、卿は８０分周器、茜は４分周器、曽は６０
分周器、ｆｉｔ工４８分周器、Φηは切換器、世は８６
０カウンタである。 なお、図中、同一符号は同一、又は相当部分を示す。
ック構成を示す図、第２凶はこの発明の一実施例による
クロック発生回路のブロック図、第８図は従来の量子化
ビット数１６の場合のフレーム／ブロック構成を示す図
、第４凶は従来のクロック発生回路のブロック図、第５
図はマルチトラックのＰＣＭ記録再生装置のブロック図
、第６凶は従来の量子化ビット数２０の場合のフレーム
／ブロック構成を示す凶、第７凶は第ａ図、第６凶のフ
レーム／ブロック構成を実現するためのクロック発生回
路のブロック図である。 凶において、（５υはマスタークロック発振器、Ｃ５４
は５分周器、卿は８０分周器、茜は４分周器、曽は６０
分周器、ｆｉｔ工４８分周器、Φηは切換器、世は８６
０カウンタである。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (3)
- （１）Ｎチャネル（Ｎ：整数）のアナログ信号を標本化
周波数Ｆｓにてアナログ・ディジタル変換（以下Ａ／Ｄ
変換と略す）を行いＰＣＭデータに変換し、いくつかの
ＰＣＭデータをまとめてフレーム構成とし、ＰＣＭデー
タをＴｒ個（Ｔｒ：整数）のトラックに分配して記録再
生するＰＣＭ記録及び再生装置において、ｋ個の量子化
ビット数をＢｉ（ｉ＝１、・・・、ｋ）とする時以下の
式で与えられるＴＡとＴＢの比が簡単な整数比で表わさ
れ、かつ各量子化ビット数において同一のＴＡを１フレ
ームのビット数として記録することを特徴とするＰＣＭ
記録及び再生装置。 ＴＡ＝ｎ×ＬＣＭ（Ｂｉ（ｉ＝１、・・・ｋ））＋ｍ・
・・（１）ＴＢ＝Ｎ×Ｓ×Ｔｒ・・・（２） ここで、ｎ：整数 ｍ：同期信号などの付加ビット数 ＬＣＭ（Ｂｉ（ｉ＝１、・・・、ｋ）：Ｂｉ（ｉ＝１、
・・・、ｋ）の最小公倍数 Ｓ：１フレームを構成する標本数 - （２）ｋ＝２とし、Ｂ１＝１６、Ｂ２＝２０としたこと
を特徴とする特許請求の範囲第一項記載のＰＣＭ記録及
び再生装置。 - （３）Ｎ＝２、Ｔｒ＝６、ｋ＝２、Ｂ１＝１６、Ｂ２＝
２０、ｎ＝４、ｍ＝４０とし１フレームのビット数を３
６０ビットとしたことを特徴とする特許請求の範囲第一
項記載のＰＣＭ記録及び再生装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22718785A JPH061602B2 (ja) | 1985-10-11 | 1985-10-11 | Ｐｃｍ記録及び再生装置 |
| DE86307872T DE3688693T2 (de) | 1985-10-11 | 1986-10-10 | PCM-Aufnahme- und -Wiedergabegerät. |
| EP90111761A EP0395125B1 (en) | 1985-10-11 | 1986-10-10 | A PCM recording and reproducing apparatus |
| EP86307872A EP0220033B1 (en) | 1985-10-11 | 1986-10-10 | A pcm recording and reproducing apparatus |
| DE3650476T DE3650476T2 (de) | 1985-10-11 | 1986-10-10 | PCM-Aufzeichnungs- und Wiedergabegerät |
| US06/917,617 US4882638A (en) | 1985-10-11 | 1986-10-10 | PCM recording and reproducing apparatus having common data frame construction for signal sources of varying quantization bit number |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22718785A JPH061602B2 (ja) | 1985-10-11 | 1985-10-11 | Ｐｃｍ記録及び再生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6286582A true JPS6286582A (ja) | 1987-04-21 |
| JPH061602B2 JPH061602B2 (ja) | 1994-01-05 |
Family
ID=16856851
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22718785A Expired - Lifetime JPH061602B2 (ja) | 1985-10-11 | 1985-10-11 | Ｐｃｍ記録及び再生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH061602B2 (ja) |
-
1985
- 1985-10-11 JP JP22718785A patent/JPH061602B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH061602B2 (ja) | 1994-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4145683A (en) | Single track audio-digital recorder and circuit for use therein having error correction | |
| JPH0296982A (ja) | Ｍスクランブル回路 | |
| JPH02203474A (ja) | 情報信号の記録再生方法及び記録再生装置 | |
| JPH0328878B2 (ja) | ||
| EP0220033B1 (en) | A pcm recording and reproducing apparatus | |
| US6055664A (en) | Encoding device and decoding device suitable for dubbing | |
| EP0794666B1 (en) | Information transmission system with record/reproducing device | |
| JPS63187469A (ja) | 回転ヘツド形記録再生装置 | |
| JPS6286582A (ja) | Ｐｃｍ記録及び再生装置 | |
| JPS601940A (ja) | データ列伝送システム | |
| JPS6149741B2 (ja) | ||
| JPS6137688B2 (ja) | ||
| US5285326A (en) | Digital signal processor for converting between 4-channel PCM signals and 2-channel PCM signals | |
| JPS61248269A (ja) | デジタル信号の伝送方法及びその処理装置 | |
| JPS62190997A (ja) | 複合カラ−映像信号のデイジタル磁気記録再生装置 | |
| JPH0520798A (ja) | 映像音声信号記録再生装置 | |
| JP2760261B2 (ja) | 伝送装置および伝送方法 | |
| JPH02227880A (ja) | データ記録再生装置 | |
| JP2561494B2 (ja) | 計測用記録装置 | |
| JPS6124062A (ja) | Ｐｃｍ記録装置 | |
| JPS59213009A (ja) | Ｐｃｍ記録及び再生装置 | |
| JPS58117782A (ja) | 磁気テ−プ記録再生装置 | |
| JPH01287889A (ja) | ディジタル信号記録再生装置 | |
| US5299071A (en) | Multi-channel data recorder | |
| JP3036062B2 (ja) | デジタルデータのエンコーダ及びそのデコーダ |