JPS628660A - イメ−ジデ−タ処理装置 - Google Patents
イメ−ジデ−タ処理装置Info
- Publication number
- JPS628660A JPS628660A JP60146458A JP14645885A JPS628660A JP S628660 A JPS628660 A JP S628660A JP 60146458 A JP60146458 A JP 60146458A JP 14645885 A JP14645885 A JP 14645885A JP S628660 A JPS628660 A JP S628660A
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- image data
- bits
- data processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000006870 function Effects 0.000 claims abstract description 3
- 238000000034 method Methods 0.000 claims description 6
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 7
- 238000013144 data compression Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Facsimile Scanning Arrangements (AREA)
- Editing Of Facsimile Originals (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、画像情報等のイメージデータを処理するイメ
ージデータ処理装置に関するものであり、特に、データ
処理システムの中央処理装置及び記憶装置と共通入出力
バスを介して接続され、記憶装置内に格納されているイ
メージデータを処理するイメージデータ処理装置に関す
るものである。
ージデータ処理装置に関するものであり、特に、データ
処理システムの中央処理装置及び記憶装置と共通入出力
バスを介して接続され、記憶装置内に格納されているイ
メージデータを処理するイメージデータ処理装置に関す
るものである。
従来の技術
従来、この種のイメージデータ処理装置を含んだデータ
処理システムておいて、システムで取り扱うことのでき
るイメージデータのデータ走査方向は一定であり、デー
タ処理システムのデータ装置がデータを入力する際のデ
ータ走査方向により、データ処理、例えばデータの圧縮
等が行なわれ、また、データ出力装置、例えばプリンタ
装置等によりデータの出力が行なわれていた。
処理システムておいて、システムで取り扱うことのでき
るイメージデータのデータ走査方向は一定であり、デー
タ処理システムのデータ装置がデータを入力する際のデ
ータ走査方向により、データ処理、例えばデータの圧縮
等が行なわれ、また、データ出力装置、例えばプリンタ
装置等によりデータの出力が行なわれていた。
発明が解決しようとする問題点
しかしながら、上述した従来のイメージデータ処理シス
テムでは、データ大刀装置、データ処理装置及びデータ
出力装置はそれぞれ同一のデータ走査方向例より、デー
タを入力、処理（例えば圧縮）及び出力をしなければな
らなかった。
テムでは、データ大刀装置、データ処理装置及びデータ
出力装置はそれぞれ同一のデータ走査方向例より、デー
タを入力、処理（例えば圧縮）及び出力をしなければな
らなかった。
そのために、データ入力装置とは異なるデータ走査方向
によってイメージデータを処理したり、また出力したい
場合には、従来はノ１−ドウエアにより高速変換手段が
用意されていないために、ソフトウェアによシ多大な時
間を費してデータ走査方向を変換しなければならなかっ
た。
によってイメージデータを処理したり、また出力したい
場合には、従来はノ１−ドウエアにより高速変換手段が
用意されていないために、ソフトウェアによシ多大な時
間を費してデータ走査方向を変換しなければならなかっ
た。
本発明は従来の上記事情に鑑みてなされたものであシ、
従って本発明の目的は、従来の技術に内在する上記問題
点を解消することにある。
従って本発明の目的は、従来の技術に内在する上記問題
点を解消することにある。
問題点を解決するための手段
上記目的を達成する為に、本発明に係るイメージデータ
処理装置は、イメージデータを格納するための記憶回路
と、該記憶回路のアドレスを生成するためのアドレスカ
ウンタ回路と、該アドレスカウンタ回路の上位出力デー
タまたは下位出力デ′−タのどちらかを選択して前記記
憶回路に上位アドレスを与える上位アドレノ選択回路と
、前記アドレスカウンタ回路の上位出力データまたは下
位出力データの他の一方を選択して前記記憶回路に下位
アドレスを与える下位アドレス選択回路と、データ処理
システムの記憶装置からイメージデータを読み出し前記
記憶回路に格納、また前記記憶回路からデータを読み出
し、システムの記憶装置に格納するための制御を行うデ
ータ変換制御回路とを有して構成され、システムの記憶
装置に格納されているイメージデータを読み出して、イ
メージデータのデータ走査方向を高速に変換し、再びシ
ステムの記憶装置に格納する機能を実現している。
処理装置は、イメージデータを格納するための記憶回路
と、該記憶回路のアドレスを生成するためのアドレスカ
ウンタ回路と、該アドレスカウンタ回路の上位出力デー
タまたは下位出力デ′−タのどちらかを選択して前記記
憶回路に上位アドレスを与える上位アドレノ選択回路と
、前記アドレスカウンタ回路の上位出力データまたは下
位出力データの他の一方を選択して前記記憶回路に下位
アドレスを与える下位アドレス選択回路と、データ処理
システムの記憶装置からイメージデータを読み出し前記
記憶回路に格納、また前記記憶回路からデータを読み出
し、システムの記憶装置に格納するための制御を行うデ
ータ変換制御回路とを有して構成され、システムの記憶
装置に格納されているイメージデータを読み出して、イ
メージデータのデータ走査方向を高速に変換し、再びシ
ステムの記憶装置に格納する機能を実現している。
実施例
次に本発明をその好ましい一実施例について図面を参照
して具体的に説明する。
して具体的に説明する。
第７図は本発明に係るイメージデータ処理装置の一災施
列な示すブロック構成図であり、第二図は本発明のイメ
ージデータ処理装置を用いたデータ処理システムの構成
例を示す図である。第２図に示す様に、本発明のイメー
ジデータ処理装置！ｉ：ｗｓは、中央処理装置ｆｔ ２
０／及び記憶装置コＯコと共通入出力バス１０りを介し
て接続されている。
列な示すブロック構成図であり、第二図は本発明のイメ
ージデータ処理装置を用いたデータ処理システムの構成
例を示す図である。第２図に示す様に、本発明のイメー
ジデータ処理装置！ｉ：ｗｓは、中央処理装置ｆｔ ２
０／及び記憶装置コＯコと共通入出力バス１０りを介し
て接続されている。
まず初めに、第１図て示したイメージデータ処理装置に
ついて説明する。バス制御回路１０／はデータ処理シス
テムの共通入出力バス１０７とのデータ転送を制御する
だめの回路であや、データ逃埋システムの中央処理装置
−θ／（第２図参照）からの命令はこの回路１０／を介
して処理制御回路ｌＯコヘ伝えられる。また、データ処
理システムの記憶装置２０２から読み出されるイメージ
データは本回路１０／を介して記憶回路１０３へ格納さ
れ、データ走査方向変換後のデータは記憶回路１０３か
ら本回路１０／を介してデータ処理システムの記憶装置
２Ｄコヘ転送される。処理制御回路１０コはイメージデ
ータの走査方向を変換するだめの制御を行なう回路であ
る。記憶回路１０３は、イメージデータなデータ走査方
向変換のために一時的に格納するだめの回路であり、こ
の図の例では１０ユ＋ Ｘ １０Ｓ弘ビツトの記憶容量
を持っている。カウンタ回路１０１．は、記憶回路１０
３のアドレスを生成するための回路であシ、バス制御回
路１０／からのイメージデータな記憶回路１０３がｌビ
ット格納する毎に、また記憶回路ｉｏｓからバス制御回
路１０／へｌビット読み出される毎に、処理制御回路ｉ
ｏコの指令によりｌビットずつカウントアツプする計Ｘ
ビットのカウンタである。セレクタ回路１０ＩＩは処理
制御回路ｌＯコからの指令により、前記カウンタ回路１
０１．の出力データＸビットのうち上位１０ビツトまた
は下位１０ビツトのいずれかを記憶回路１０３の上位ア
ドレスとして選択する回路である。またセレクタ回路ｌ
０ｊｔは処理制御回路１０コからの指令によシ、前記カ
ウンタ回路１０１．の出力データ〃ビットのうち、上位
１０ビツトまたは下位ＩＯビットのいずれかを記憶回路
１０３の下位アドレスとして選択する回路である。
ついて説明する。バス制御回路１０／はデータ処理シス
テムの共通入出力バス１０７とのデータ転送を制御する
だめの回路であや、データ逃埋システムの中央処理装置
−θ／（第２図参照）からの命令はこの回路１０／を介
して処理制御回路ｌＯコヘ伝えられる。また、データ処
理システムの記憶装置２０２から読み出されるイメージ
データは本回路１０／を介して記憶回路１０３へ格納さ
れ、データ走査方向変換後のデータは記憶回路１０３か
ら本回路１０／を介してデータ処理システムの記憶装置
２Ｄコヘ転送される。処理制御回路１０コはイメージデ
ータの走査方向を変換するだめの制御を行なう回路であ
る。記憶回路１０３は、イメージデータなデータ走査方
向変換のために一時的に格納するだめの回路であり、こ
の図の例では１０ユ＋ Ｘ １０Ｓ弘ビツトの記憶容量
を持っている。カウンタ回路１０１．は、記憶回路１０
３のアドレスを生成するための回路であシ、バス制御回
路１０／からのイメージデータな記憶回路１０３がｌビ
ット格納する毎に、また記憶回路ｉｏｓからバス制御回
路１０／へｌビット読み出される毎に、処理制御回路ｉ
ｏコの指令によりｌビットずつカウントアツプする計Ｘ
ビットのカウンタである。セレクタ回路１０ＩＩは処理
制御回路ｌＯコからの指令により、前記カウンタ回路１
０１．の出力データＸビットのうち上位１０ビツトまた
は下位１０ビツトのいずれかを記憶回路１０３の上位ア
ドレスとして選択する回路である。またセレクタ回路ｌ
０ｊｔは処理制御回路１０コからの指令によシ、前記カ
ウンタ回路１０１．の出力データ〃ビットのうち、上位
１０ビツトまたは下位ＩＯビットのいずれかを記憶回路
１０３の下位アドレスとして選択する回路である。
次に第７図に示したイメージデータ処理装置の動作につ
いて説明する。データ処理システムの中央処理装置コ０
１ （第２図参照）よりバス制御回路１０／を介して送
られてくる命令を受は取った処理制御回路１０コは、バ
ス制御回路１０／及び記憶回路１０３を制御して、デー
タ処理システムの記憶装置コＱコ（第一図参照）からイ
メージデータを読みだし、記憶回路１０３へ格納する。
いて説明する。データ処理システムの中央処理装置コ０
１ （第２図参照）よりバス制御回路１０／を介して送
られてくる命令を受は取った処理制御回路１０コは、バ
ス制御回路１０／及び記憶回路１０３を制御して、デー
タ処理システムの記憶装置コＱコ（第一図参照）からイ
メージデータを読みだし、記憶回路１０３へ格納する。
この時、セレクタ回路１０１７は、カウンタ回路ＩＯＡ
の出力データＪビットのうち上位ｉｏビットを選択して
、記憶回路１０．３へ上位アドレスとして出力する。ま
た、セレクタ回路ｌＯｊは、カウンタ回路１０１ａの出
力データｍピットのうち下位データｌＯビットを選択し
て、記憶装置１０３に下位アドレスとして出力する。
の出力データＪビットのうち上位ｉｏビットを選択して
、記憶回路１０．３へ上位アドレスとして出力する。ま
た、セレクタ回路ｌＯｊは、カウンタ回路１０１ａの出
力データｍピットのうち下位データｌＯビットを選択し
て、記憶装置１０３に下位アドレスとして出力する。
データ処理システムの記憶装置コ０２から記憶回路１０
３へのデータ転送が終了すると、処理制御回路ｌＯコは
、バス制御回路１０／及び記憶回路ｉｏ３を制御して記
憶回路１０３のデータをデータ処理システムの記憶装置
コθコヘ転送を開始する。この時、セレクタ回４ ｔｏ
ｌＩはカウンタ回路１０１．の出力データ〃ピットのう
ち、′Ｆ位デデーＩＯピットナｊＪ択し、記憶回路１０
３へ上位アドレスとして出力する。また、セレクタ回路
１０よはカウンタ回路１０４の出力データ〃ビットのう
ち、上位データ１０ビツトを選択し、記憶回路ｉｏ３ヘ
ト位アドアドレスて出力する。
３へのデータ転送が終了すると、処理制御回路ｌＯコは
、バス制御回路１０／及び記憶回路ｉｏ３を制御して記
憶回路１０３のデータをデータ処理システムの記憶装置
コθコヘ転送を開始する。この時、セレクタ回４ ｔｏ
ｌＩはカウンタ回路１０１．の出力データ〃ピットのう
ち、′Ｆ位デデーＩＯピットナｊＪ択し、記憶回路１０
３へ上位アドレスとして出力する。また、セレクタ回路
１０よはカウンタ回路１０４の出力データ〃ビットのう
ち、上位データ１０ビツトを選択し、記憶回路ｉｏ３ヘ
ト位アドアドレスて出力する。
第２図は本発明のイメージデータ処理装置を用いたデー
タ処理システムの一例を示す図である。
タ処理システムの一例を示す図である。
中央処理装置−Ｏ／及び記憶装置コＯコは共通入出力バ
スｉｏりを介してイメージデータ処理装置コＯｊに接続
されている。また、イメージデータ入力装置コＯＪ及び
イメージデータ出力装置５ｏｒｔも異通入出力バス１０
７に接続されている。イメージデータはイメージデータ
入力装置コ０３よシ入力され、共通入出力バス１０７を
介して記憶装置コ０コヘ格納される。中央処理装置−〇
ｌの指令により、イメージデータ処理装置−〇ｇは記憶
装置−〇２よりイメージデータを読み出し、イメージデ
ータ処理装置コｏ！内の記憶回路ｔｏ３（第１図参照）
を一時格納する。
スｉｏりを介してイメージデータ処理装置コＯｊに接続
されている。また、イメージデータ入力装置コＯＪ及び
イメージデータ出力装置５ｏｒｔも異通入出力バス１０
７に接続されている。イメージデータはイメージデータ
入力装置コ０３よシ入力され、共通入出力バス１０７を
介して記憶装置コ０コヘ格納される。中央処理装置−〇
ｌの指令により、イメージデータ処理装置−〇ｇは記憶
装置−〇２よりイメージデータを読み出し、イメージデ
ータ処理装置コｏ！内の記憶回路ｔｏ３（第１図参照）
を一時格納する。
その後、データ走査方向を変換しながら、記憶装置コＯ
−へ再びデータを格納する。変換されたイメージデータ
は、記憶装置λ０コから共通入出力バス１０りを介して
イメージデータ出カ装置コｏｌＩへ転送され、イメージ
データ出力装置コ０ＩＩによって出力される。
−へ再びデータを格納する。変換されたイメージデータ
は、記憶装置λ０コから共通入出力バス１０りを介して
イメージデータ出カ装置コｏｌＩへ転送され、イメージ
データ出力装置コ０ＩＩによって出力される。
第３図はイメージデータ入カ装置コｏ３によって入力さ
れるイメージデータの一例とそのデータ走査方向を示し
ている。また、第ダ図はイメージデータ出力装置コｏｌ
Ｉによって出力されるイメージデータとそのデータ走査
方向を示している。
れるイメージデータの一例とそのデータ走査方向を示し
ている。また、第ダ図はイメージデータ出力装置コｏｌ
Ｉによって出力されるイメージデータとそのデータ走査
方向を示している。
発明の詳細
な説明したように、本発明のイメージデータ処理装置は
、イメージデータのデータ走査方向を高速に変換するこ
とができる。そのために、本発明のイメージデータ処理
装置を用いたデータ処理システムにおいては、中央処理
装置及びソフトウェアの負担を増加させることなく、デ
ータ走査方向の異なるイメージデータ入出力装置及び他
のイメージデータ処理装置を接続することができるとい
う効果が得られる。
、イメージデータのデータ走査方向を高速に変換するこ
とができる。そのために、本発明のイメージデータ処理
装置を用いたデータ処理システムにおいては、中央処理
装置及びソフトウェアの負担を増加させることなく、デ
ータ走査方向の異なるイメージデータ入出力装置及び他
のイメージデータ処理装置を接続することができるとい
う効果が得られる。
第１図は本発明に係るイメージデータ処理装置の一実施
例を示すブロック構成図、第一図は本発明のイメージデ
ータ処理装置を用いたデータ処理システムの構成例を示
すブロック図、第３図はイメージデータ入力装置より入
力されるイメージデータとそのデータ走査方向を示す図
、第ダ図はイメージデータ出力装置よシ出力されるイメ
ージデータとそのデータ走査方向を示す図である。 １０／・・・バス制御回路、１０２・・・処理制御回路
、１０３・・・記憶回路、ＩＯ’ｌ 、 １０！・・・
セレクタ回路。
例を示すブロック構成図、第一図は本発明のイメージデ
ータ処理装置を用いたデータ処理システムの構成例を示
すブロック図、第３図はイメージデータ入力装置より入
力されるイメージデータとそのデータ走査方向を示す図
、第ダ図はイメージデータ出力装置よシ出力されるイメ
ージデータとそのデータ走査方向を示す図である。 １０／・・・バス制御回路、１０２・・・処理制御回路
、１０３・・・記憶回路、ＩＯ’ｌ 、 １０！・・・
セレクタ回路。
Claims (1)
- イメージデータを処理するデータ処理システムにおいて
、イメージデータを一時格納するための記憶回路と、前
記記憶回路のアドレスを生成するためのカウンタ回路と
、前記カウンタ回路の出力データのうちいずれか複数ビ
ットを選択し前記記憶回路の上位アドレスとして出力す
る第１のセレクタ回路と、前記カウンタ回路の出力デー
タのうちいずれかの複数ビットを選択し前記記憶回路の
下位アドレスとして出力する第２のセレクタ回路と、前
記記憶回路、カウンタ回路及び第１、第２のセレクタ回
路を制御してイメージデータのデータ走査方向を変換す
るための処理制御回路とを有し、該データ処理システム
で取り扱うイメージデータのデータ走査方向を高速に変
換することのできる機能を有することを特徴としたイメ
ージデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60146458A JPS628660A (ja) | 1985-07-05 | 1985-07-05 | イメ−ジデ−タ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60146458A JPS628660A (ja) | 1985-07-05 | 1985-07-05 | イメ−ジデ−タ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS628660A true JPS628660A (ja) | 1987-01-16 |
Family
ID=15408093
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60146458A Pending JPS628660A (ja) | 1985-07-05 | 1985-07-05 | イメ−ジデ−タ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS628660A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63312554A (ja) * | 1987-06-12 | 1988-12-21 | Aisin Warner Ltd | ロ−タリバルブを用いた自動変速機 |
| JPH0461267U (ja) * | 1990-10-04 | 1992-05-26 |
-
1985
- 1985-07-05 JP JP60146458A patent/JPS628660A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63312554A (ja) * | 1987-06-12 | 1988-12-21 | Aisin Warner Ltd | ロ−タリバルブを用いた自動変速機 |
| JPH0461267U (ja) * | 1990-10-04 | 1992-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5117468A (en) | Image processing system capable of carrying out local processing for image at high speed | |
| JPS628660A (ja) | イメ−ジデ−タ処理装置 | |
| WO1989006401A1 (fr) | Circuit de conversion d'adresse | |
| GB2228813A (en) | Data array conversion | |
| JPS6150360B2 (ja) | ||
| JP3114305B2 (ja) | 記憶装置及びそのアドレス指定方法 | |
| JPS59125470A (ja) | 画像デ−タの変倍処理方法 | |
| JPH028335B2 (ja) | ||
| JPS619081A (ja) | イメージパターン面回転印刷装置 | |
| JP2917367B2 (ja) | 文字認識装置 | |
| JPS6361554A (ja) | 画像検索表示システム | |
| JPS6028431B2 (ja) | フアクシミリ信号符号化方法 | |
| JPH0378822A (ja) | イメージデータ処理装置 | |
| JP2911448B2 (ja) | メモリ装置 | |
| JP2868214B2 (ja) | 画線付加装置 | |
| JPH028336B2 (ja) | ||
| JP3164506B2 (ja) | 編集装置及び編集方法 | |
| KR940005003Y1 (ko) | 직접 메모리 억세스 시스템 | |
| JPS62175023A (ja) | バツフアメモリ装置 | |
| JPH02110758A (ja) | Ｄｍａ転送方式 | |
| JPH04307674A (ja) | 画像データ収録装置 | |
| JPH0560849U (ja) | 画像記録装置 | |
| JPS59219781A (ja) | グラフイツクデイスプレイ装置 | |
| JPH0435099B2 (ja) | ||
| JPH04274592A (ja) | 自動販売機のデータ入出力装置 |