JPS6286744A - Ｌｓｉチツプ - Google Patents
ＬｓｉチツプInfo
- Publication number
- JPS6286744A JPS6286744A JP22708285A JP22708285A JPS6286744A JP S6286744 A JPS6286744 A JP S6286744A JP 22708285 A JP22708285 A JP 22708285A JP 22708285 A JP22708285 A JP 22708285A JP S6286744 A JPS6286744 A JP S6286744A
- Authority
- JP
- Japan
- Prior art keywords
- wiring pattern
- lsi chip
- bump
- sections
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、パッシベーション膜上に配線パターンを設け
たＬＳＩチップに関する。
たＬＳＩチップに関する。
〈従来の技術〉
部品の小型化、薄型化に伴い、ＬＳＩの集積密度が高く
なり、ＬＳＩチップを取付ける基板の配線パターンも細
線化が進み、狭いスペースにいかに多くの配線を引き回
すかについても種々の試みかなされている。どうしても
引き回しができない場合は、基板のスルホールを利用し
た裏面配線パターンやジャンパー線等が一般に用いられ
るが、ＬＳＩの回路構成の変更が行なわれたり、基板を
大きくするなどの処置がとられることらある。
なり、ＬＳＩチップを取付ける基板の配線パターンも細
線化が進み、狭いスペースにいかに多くの配線を引き回
すかについても種々の試みかなされている。どうしても
引き回しができない場合は、基板のスルホールを利用し
た裏面配線パターンやジャンパー線等が一般に用いられ
るが、ＬＳＩの回路構成の変更が行なわれたり、基板を
大きくするなどの処置がとられることらある。
〈発明が解決しようとする問題点〉
裏面配線やジャンパー線はスペースその池の関係で不可
能な場合があり、可能であってもスペース等を要し、基
板か大型化しやすくなる。また、ＬＳＩ自体の回路構成
変更は簡単ではなく、適切な対策とは言えない。
能な場合があり、可能であってもスペース等を要し、基
板か大型化しやすくなる。また、ＬＳＩ自体の回路構成
変更は簡単ではなく、適切な対策とは言えない。
本発明はこのような問題点に着目し、ＬＳＩチンプ側に
手を加えることにより、基板側で配線の引き回しができ
ない場合で・も所定の主体的な接続を行なえるようにす
ることを目的としてなされたものである。
手を加えることにより、基板側で配線の引き回しができ
ない場合で・も所定の主体的な接続を行なえるようにす
ることを目的としてなされたものである。
〈問題点を解決する為の手段〉
上記の目的達成のため、本発明のＬＳＩチップは、湿気
や不純物等を防ぐために素子の表面に形成される二酸化
シリコン被膜等のパッシベーション膜の表面に、導電性
の補助配線パターンを設けており、この補助配線パター
ンは、パッシベーション膜が絶縁性であるため素子の回
路に関係なく形成される。
や不純物等を防ぐために素子の表面に形成される二酸化
シリコン被膜等のパッシベーション膜の表面に、導電性
の補助配線パターンを設けており、この補助配線パター
ンは、パッシベーション膜が絶縁性であるため素子の回
路に関係なく形成される。
第１図は、補助配線パターンと基板側の配線パターンと
の関係の一例を示したものであり、１は表面にパッシベ
ーション膜２が形成された７リツプチツプ型のＬＳＩチ
ップ、３はそのバンプ部、４はパッシベーション膜２上
に設けられた補助配線パターン、鎖線で示す５は各バン
プ部３がボンディングされる基板側の配線パターン、５
ａ、５ｂ、５ｃは同じく基板側に形成されている別の配
線パターンである。
の関係の一例を示したものであり、１は表面にパッシベ
ーション膜２が形成された７リツプチツプ型のＬＳＩチ
ップ、３はそのバンプ部、４はパッシベーション膜２上
に設けられた補助配線パターン、鎖線で示す５は各バン
プ部３がボンディングされる基板側の配線パターン、５
ａ、５ｂ、５ｃは同じく基板側に形成されている別の配
線パターンである。
〈作用〉
第１図のような配線パターンの場合、従来はパターン４
ａ、４ｂ間を接続する必要が生じても、パターン４ｃが
その間にあるためそのままで、は接続できず、裏面配線
やシ゛ヤンバー線を介して別途接続していた。これに対
して、本発明のＬＳＩチップ１の場合には、補助配線パ
ターン４を配線パターン５ａ、５ｂに対応して設けるこ
とにより、ボンディングによって配線パターン５ａ、５
ｂ間は補助配線パターン４を介して接続される。即ち、
基板側の配線パターンの不足部分あるいは不可能部分が
補われるのであり、補助配線パターン・ｔは丁度ジャン
パー線のような立体接続の作用をする。
ａ、４ｂ間を接続する必要が生じても、パターン４ｃが
その間にあるためそのままで、は接続できず、裏面配線
やシ゛ヤンバー線を介して別途接続していた。これに対
して、本発明のＬＳＩチップ１の場合には、補助配線パ
ターン４を配線パターン５ａ、５ｂに対応して設けるこ
とにより、ボンディングによって配線パターン５ａ、５
ｂ間は補助配線パターン４を介して接続される。即ち、
基板側の配線パターンの不足部分あるいは不可能部分が
補われるのであり、補助配線パターン・ｔは丁度ジャン
パー線のような立体接続の作用をする。
〈実施例〉
以下、第２図及び第３図に示す一実施例について説明す
る。
る。
尚、第１図と同一の部分には同一の符号を用いである。
ｐＪＩＪ２図において、６はＬＳＩチップ１がボンディ
ングされる基板であり、各配線パターン５の端部にはバ
ンプ部３に対応してボンディング部５１がそれぞれ形成
されている。またＬＳＩチップ１の補助配線パターン４
の両端にはバンプ部４１が形成され、これに対応して、
基板６の配線パターン５ａ、５ｂの端部にはボンディン
グ部５１ａ、５１ｂがそれぞれ形成されている。このよ
うに構成されているため、第２図の鎖線のようにＬＳＩ
チップ１を基板６に重ねてボンディングすることにより
、各バンプ部３が各ボンディング部５１に接続され、ま
た補助配線パターン４のバンプ部４１がボンディング部
５１ａ。
ングされる基板であり、各配線パターン５の端部にはバ
ンプ部３に対応してボンディング部５１がそれぞれ形成
されている。またＬＳＩチップ１の補助配線パターン４
の両端にはバンプ部４１が形成され、これに対応して、
基板６の配線パターン５ａ、５ｂの端部にはボンディン
グ部５１ａ、５１ｂがそれぞれ形成されている。このよ
うに構成されているため、第２図の鎖線のようにＬＳＩ
チップ１を基板６に重ねてボンディングすることにより
、各バンプ部３が各ボンディング部５１に接続され、ま
た補助配線パターン４のバンプ部４１がボンディング部
５１ａ。
５１ｂに接続されて、所定の接続が完了する。尚、ＬＳ
Ｉチップ１と基板６の間にはバンプ部３，４１の高さに
相当する一定の間隔が確保され、補助配線パターン４と
配線パターン５ｃが交差部分で相互に接触すること−は
ない。
Ｉチップ１と基板６の間にはバンプ部３，４１の高さに
相当する一定の間隔が確保され、補助配線パターン４と
配線パターン５ｃが交差部分で相互に接触すること−は
ない。
第３図の（、）〜（ｃ）は、それぞれ第２図のａ−ａ”
線、ｂ−ｂ’線、ｅ−Ｃ’線に沿う断面図であって、要
部の厚さ方向を拡大して示しており、更に第４図にその
一部を拡大して示しである。図において、１１はＬＳＩ
本体、１２はバンプ部３の形成部分に設けられたパッド
部であり、パッド部１２の上面はパッシベーション膜２
が形ｒＩ１．されていない。バンプ部３はこのパッド部
１２の上に蒸着膜１３を形成し、更に銅メッキ１４を施
し、その上に半田メッキ１５を施すことにより形成され
ている。また補助配線パターン４は、パッシベーション
膜２の上に蒸着膜１３を所定の形状で形成し、更にバン
プ部４１は蒸着膜１３の上に銅メッキ１４を施し、その
上に半田メッキ１５を施すことにより形成される。この
ように、補助配線パターン４とそのバンプ部４１は、Ｌ
ＳＩ本体１１にバンプ部３を形成する手順と同じ手順で
パターン用マスク等を利用して形成することができ、必
要により配線パッドを用いることもできる。
線、ｂ−ｂ’線、ｅ−Ｃ’線に沿う断面図であって、要
部の厚さ方向を拡大して示しており、更に第４図にその
一部を拡大して示しである。図において、１１はＬＳＩ
本体、１２はバンプ部３の形成部分に設けられたパッド
部であり、パッド部１２の上面はパッシベーション膜２
が形ｒＩ１．されていない。バンプ部３はこのパッド部
１２の上に蒸着膜１３を形成し、更に銅メッキ１４を施
し、その上に半田メッキ１５を施すことにより形成され
ている。また補助配線パターン４は、パッシベーション
膜２の上に蒸着膜１３を所定の形状で形成し、更にバン
プ部４１は蒸着膜１３の上に銅メッキ１４を施し、その
上に半田メッキ１５を施すことにより形成される。この
ように、補助配線パターン４とそのバンプ部４１は、Ｌ
ＳＩ本体１１にバンプ部３を形成する手順と同じ手順で
パターン用マスク等を利用して形成することができ、必
要により配線パッドを用いることもできる。
尚、以上の実施例は７エイスダウンボンデイングの行な
われる７リツプチツプ型のＬＳＩチップについてのもの
であり、本発明はこのような７リツプチ・２プ型の場合
に好適であるが、他の形式のＬＳＩチップに適用するこ
とら可能である。また実施例では補助配線パターンは１
本であるが、必要に応じて複数本を適宜の引き回しパタ
ーンで形成することができる。
われる７リツプチツプ型のＬＳＩチップについてのもの
であり、本発明はこのような７リツプチ・２プ型の場合
に好適であるが、他の形式のＬＳＩチップに適用するこ
とら可能である。また実施例では補助配線パターンは１
本であるが、必要に応じて複数本を適宜の引き回しパタ
ーンで形成することができる。
〈発明の効果〉
上述の実施例の説明からも明らかなように、本発明のＬ
ＳＩチップは、素子表面のバッジベージシン膜上に補助
配線パターンを設けたものであり、基板側の配線パター
ンのみでは困難な立体的な配線引き回しを裏面配線やジ
ャンパー配線を用いないで行なうことができる。従って
、ジャンパー線等による余分なスペースを必要とせず、
あるいは基板を大きくするような解決策は不要で、ＬＳ
Ｉチップを使用した電子部品の小型化が容易となり、ま
た基板の配線パターンやＬＳＩチップ自体の回路構成に
対する制約が少なくなって設計が容易となる等の利点が
ある。
ＳＩチップは、素子表面のバッジベージシン膜上に補助
配線パターンを設けたものであり、基板側の配線パター
ンのみでは困難な立体的な配線引き回しを裏面配線やジ
ャンパー配線を用いないで行なうことができる。従って
、ジャンパー線等による余分なスペースを必要とせず、
あるいは基板を大きくするような解決策は不要で、ＬＳ
Ｉチップを使用した電子部品の小型化が容易となり、ま
た基板の配線パターンやＬＳＩチップ自体の回路構成に
対する制約が少なくなって設計が容易となる等の利点が
ある。
第１図は、本発明のＬＳＩチップの一例の平面図、
第２図は、一実施例の分解斜視図、
第３図（、）仙）（Ｃ）は、それぞれ第２図のａ ａ
’ｉ線、ｂ−ｂ’線、Ｃｅ’線断面図、 第４図は、要部の拡大断面図である６
’ｉ線、ｂ−ｂ’線、Ｃｅ’線断面図、 第４図は、要部の拡大断面図である６
Claims (1)
- １、素子の表面に形成されたパッシベーション膜の上に
導電性の補助配線パターンを設けたことを特徴とするＬ
ＳＩチップ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22708285A JPS6286744A (ja) | 1985-10-11 | 1985-10-11 | Ｌｓｉチツプ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22708285A JPS6286744A (ja) | 1985-10-11 | 1985-10-11 | Ｌｓｉチツプ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6286744A true JPS6286744A (ja) | 1987-04-21 |
Family
ID=16855225
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22708285A Pending JPS6286744A (ja) | 1985-10-11 | 1985-10-11 | Ｌｓｉチツプ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6286744A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6354745A (ja) * | 1986-08-25 | 1988-03-09 | Nec Corp | 半導体集積回路 |
| WO2008069044A1 (ja) * | 2006-12-04 | 2008-06-12 | Sharp Kabushiki Kaisha | 半導体装置 |
-
1985
- 1985-10-11 JP JP22708285A patent/JPS6286744A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6354745A (ja) * | 1986-08-25 | 1988-03-09 | Nec Corp | 半導体集積回路 |
| WO2008069044A1 (ja) * | 2006-12-04 | 2008-06-12 | Sharp Kabushiki Kaisha | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4601892B2 (ja) | 半導体装置および半導体チップのバンプ製造方法 | |
| US5578525A (en) | Semiconductor device and a fabrication process thereof | |
| US4945399A (en) | Electronic package with integrated distributed decoupling capacitors | |
| US5061990A (en) | Semiconductor device and the manufacture thereof | |
| JPH077130A (ja) | 電子コンポーネントパッケージの３次元相互接続方法及びそれによって形成される３次元コンポーネント | |
| JP2000101016A (ja) | 半導体集積回路装置 | |
| JP3549714B2 (ja) | 半導体装置 | |
| JP2737318B2 (ja) | 混成集積回路装置 | |
| JPH08264712A (ja) | 半導体装置 | |
| JPS6286744A (ja) | Ｌｓｉチツプ | |
| US6353266B1 (en) | Semiconductor device having improved pad coupled to wiring on semiconductor substrate | |
| EP0262493A2 (en) | Electronic package with distributed decoupling capacitors | |
| JP2840166B2 (ja) | 半導体装置 | |
| JP3692353B2 (ja) | 半導体装置のアッセンブリ方法 | |
| JPH04118958A (ja) | 表面実装用多層型配線基板 | |
| JPS645893Y2 (ja) | ||
| JPH0719165Y2 (ja) | マルチチップ構造 | |
| JP4229086B2 (ja) | 半導体装置 | |
| JPS5988863A (ja) | 半導体装置 | |
| JPH04179261A (ja) | 混成集積回路の実装方法 | |
| JP2571902Y2 (ja) | 電子部品の実装構造 | |
| JP2513138B2 (ja) | 半導体集積回路装置 | |
| JP2003101186A (ja) | 電子部品及び電子部品カバー | |
| JPH05326833A (ja) | 半導体実装基板 | |
| JPS6362240A (ja) | 多層セラミツク配線基板 |