JPS6288029A - 受信回路 - Google Patents
受信回路Info
- Publication number
- JPS6288029A JPS6288029A JP60229656A JP22965685A JPS6288029A JP S6288029 A JPS6288029 A JP S6288029A JP 60229656 A JP60229656 A JP 60229656A JP 22965685 A JP22965685 A JP 22965685A JP S6288029 A JPS6288029 A JP S6288029A
- Authority
- JP
- Japan
- Prior art keywords
- shift register
- output
- data
- counter
- parallel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 15
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Computer And Data Communications (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、情報処理装置の受信データ処理方式に関し、
特に受信する直列データに特定のヒツトが検出されたと
きに各ビットの極性を反転して出力する受信回路に関す
る。
特に受信する直列データに特定のヒツトが検出されたと
きに各ビットの極性を反転して出力する受信回路に関す
る。
〔１既 要〕
本発明は、受信する直列データに特定のヒノ１−が検出
されたときに各ビン１〜の極性を反転出力する受信回路
において、 直列データを直列および並列に出力できるジットレジス
タのｍｊ半部分から出力される並列データの特定のビッ
ト配列を検出し、特定のビット配列が検出されたときに
、上記ミノフ１−レジスタの後半部分に格納されている
データの各ヒツトの極性を反転出力する手段を倫えるこ
とにより、ハードつエアによりデータのｔ）イ性を反転
することができ、極性反転のためのプログラムを不要に
して処理時間を短縮できるようにしたものである。
されたときに各ビン１〜の極性を反転出力する受信回路
において、 直列データを直列および並列に出力できるジットレジス
タのｍｊ半部分から出力される並列データの特定のビッ
ト配列を検出し、特定のビット配列が検出されたときに
、上記ミノフ１−レジスタの後半部分に格納されている
データの各ヒツトの極性を反転出力する手段を倫えるこ
とにより、ハードつエアによりデータのｔ）イ性を反転
することができ、極性反転のためのプログラムを不要に
して処理時間を短縮できるようにしたものである。
従来、受信したデータの一部の極性を反転しようとした
場合には、受信したデータをバンファレジスクなどに格
納し、それをソフトウェアあるいはファームウェアなど
のプログラム処理によってデータの極性の反転を行って
いる。
場合には、受信したデータをバンファレジスクなどに格
納し、それをソフトウェアあるいはファームウェアなど
のプログラム処理によってデータの極性の反転を行って
いる。
ところが、このような従来の方式では、受信したデータ
の内からプログラム処理において特定のビット配列を検
出し、それによって特定のと・７１・配列の直前の一定
のビット数のデータをプログラム処理において反転して
いたので、プログラム処理が複雑になり、処理のため多
大な時間が必要となる欠点があった。
の内からプログラム処理において特定のビット配列を検
出し、それによって特定のと・７１・配列の直前の一定
のビット数のデータをプログラム処理において反転して
いたので、プログラム処理が複雑になり、処理のため多
大な時間が必要となる欠点があった。
本発明は、このような従来の欠点を改良するもので、ハ
ードウェアにより反転要求を検出し、所定のビット数の
データの反転処理を行うことができる受信回路を提供す
ることを目的とする。
ードウェアにより反転要求を検出し、所定のビット数の
データの反転処理を行うことができる受信回路を提供す
ることを目的とする。
本発明は、外部回路から直列データを受信し、このデー
タを直列および並列に出力するシフトレジスタと、この
シフトレジスタの前半部分の所定のビット数の並列デー
タ出力を人力し、特定のビット配列を検出する検出手段
と、この検出手段の検出出力により上記シフトレジスタ
のシフトタイミングに同期して計数を開始し、上記シフ
トレジスタの後半部分のビット数を計数したところで計
数を完了するカウンタと、上記検出手段の検出出力によ
りセットされ、上記カウンタの計数完了出力によりリセ
ットされるフリップフロップ回路と、このフリップフロ
ップ回路がセント状態のときに、上記シフトレジスタの
直列データ出力の各ビットの極性を反転する反転手段と
を備えたことを特徴とする。
タを直列および並列に出力するシフトレジスタと、この
シフトレジスタの前半部分の所定のビット数の並列デー
タ出力を人力し、特定のビット配列を検出する検出手段
と、この検出手段の検出出力により上記シフトレジスタ
のシフトタイミングに同期して計数を開始し、上記シフ
トレジスタの後半部分のビット数を計数したところで計
数を完了するカウンタと、上記検出手段の検出出力によ
りセットされ、上記カウンタの計数完了出力によりリセ
ットされるフリップフロップ回路と、このフリップフロ
ップ回路がセント状態のときに、上記シフトレジスタの
直列データ出力の各ビットの極性を反転する反転手段と
を備えたことを特徴とする。
本発明の受信回路は、外部回路から直列データを入力し
てシフトレジスタに格納し、シフトレジスタの前半部分
から並列データを検出手段に出力して特定のビット配列
を検出する。特定のビット配列が検出されたときに、フ
リップフロップをセント状態にしてシフトレジスタの直
列データ出力の極性を反転する反転手段を動作させ、こ
の特定ビット配列データの直前に受信されているデータ
の極性を反転出力する。このときシフトレジスタのデー
タシフトタイミングに同期して計数するカウンタの計数
動作を開始させ、シフトレジスタの後半部分のビット数
を計数したところで計数を完了してフリップフロップを
リセットして上記反転手段の動作を停止することにより
、特定ビット配列データの直前に受信されシフトレジス
タの後半部分に格納されているデータの極性を反転出力
することができる。
てシフトレジスタに格納し、シフトレジスタの前半部分
から並列データを検出手段に出力して特定のビット配列
を検出する。特定のビット配列が検出されたときに、フ
リップフロップをセント状態にしてシフトレジスタの直
列データ出力の極性を反転する反転手段を動作させ、こ
の特定ビット配列データの直前に受信されているデータ
の極性を反転出力する。このときシフトレジスタのデー
タシフトタイミングに同期して計数するカウンタの計数
動作を開始させ、シフトレジスタの後半部分のビット数
を計数したところで計数を完了してフリップフロップを
リセットして上記反転手段の動作を停止することにより
、特定ビット配列データの直前に受信されシフトレジス
タの後半部分に格納されているデータの極性を反転出力
することができる。
以下、本発明の実施例方式を図面に基づいて説明する。
図は、本発明の一実施例を示すブロック構成図である。
図において、外部回路ｌの出力は受信回路２のシフ１−
レジスタ２１に入力する。シフトレジスタ２１は前半部
分２１ａと後半部分２１ｂに分割され、シフトレジスタ
２１の後半部分２１ｂから出力される直列データは反転
手段２２を介して取り出される。
レジスタ２１に入力する。シフトレジスタ２１は前半部
分２１ａと後半部分２１ｂに分割され、シフトレジスタ
２１の後半部分２１ｂから出力される直列データは反転
手段２２を介して取り出される。
シフトレジスタ２１の前半部分２１ａから出力される並
列データは検出手段２３に入力し、検出手段２３の出力
はカウンタ２４およびフリップフロップ２５のセット端
子に接続される。カウンタ２４の出力はフリップフロッ
プ２５のリセット端子に接続され、フリップフロップ２
５の出力は反転手段２２に接続される。
列データは検出手段２３に入力し、検出手段２３の出力
はカウンタ２４およびフリップフロップ２５のセット端
子に接続される。カウンタ２４の出力はフリップフロッ
プ２５のリセット端子に接続され、フリップフロップ２
５の出力は反転手段２２に接続される。
外部回路ｌから出力される直列データはシフトレジスタ
２１に入力され順次左から右ヘシフトされる。シフトレ
ジスタ２１の前半部分２１ａに特定のビット配列が格納
されると、シフトレジスタ２１の前半部分２１ａの並列
出力を入力する検出手段２３は特定のビット配列を検出
して、カウンタ２４およびフリップフロップ２５へ通知
する。カウンタ２４は検出手段２３からの通知によって
計数を開始し、シフトレジスタ２１のデータをシフトす
るタイミングに同期して計数を行い、シフトレジスタ２
１の後半部分２１ｂのビット数を計数したところで計数
を完了し、計数が完了したことをフリソブフ「１・１．
ブ２５へ通知する。フリップフロップ２５は通常リセッ
トされており、検出手段２３から特定のヒント配列を検
出したことを通知されることによって七ノドされ、カウ
ンタ２４から計数が完了したごとを通知されることによ
ってリセットされる。
２１に入力され順次左から右ヘシフトされる。シフトレ
ジスタ２１の前半部分２１ａに特定のビット配列が格納
されると、シフトレジスタ２１の前半部分２１ａの並列
出力を入力する検出手段２３は特定のビット配列を検出
して、カウンタ２４およびフリップフロップ２５へ通知
する。カウンタ２４は検出手段２３からの通知によって
計数を開始し、シフトレジスタ２１のデータをシフトす
るタイミングに同期して計数を行い、シフトレジスタ２
１の後半部分２１ｂのビット数を計数したところで計数
を完了し、計数が完了したことをフリソブフ「１・１．
ブ２５へ通知する。フリップフロップ２５は通常リセッ
トされており、検出手段２３から特定のヒント配列を検
出したことを通知されることによって七ノドされ、カウ
ンタ２４から計数が完了したごとを通知されることによ
ってリセットされる。
反転手段２２はフリップフロップ２５の出力を受けて、
フリップフロップ２５がリセット・されている間はシフ
トレジスタ２１の直列データ出力の極性を反転せずに出
力し、フリノブフ［Ｊツブ２５がセットされている間は
シフトレジスタ２１の直列データ出力の極性を反転して
出力する。
フリップフロップ２５がリセット・されている間はシフ
トレジスタ２１の直列データ出力の極性を反転せずに出
力し、フリノブフ［Ｊツブ２５がセットされている間は
シフトレジスタ２１の直列データ出力の極性を反転して
出力する。
したがってシフトレジスタ２１の前半部分２１ａにおい
て特定のビット配列が検出されることによって、その時
点でシフトレジスタ２１の後半部分２１ｂに格納された
データは各ビットの極性が反転されて出力される。
て特定のビット配列が検出されることによって、その時
点でシフトレジスタ２１の後半部分２１ｂに格納された
データは各ビットの極性が反転されて出力される。
本発明は、以上説明したように、特定のピッ１−配列の
直１）カに受信した一定のビット数（シフトレジスタの
後半部分のピント数）のデータの極性を反転して出力す
ることができ、グログ；１ム処理Ｃ，二おいてこの特定
のビット配列を意識することなくデータ処理を行うこと
ができる。したがって、データの極性反転がプログラム
処理ではなく、特定のビット・配列を検出して行うハー
ト−ウェアにより行うことができるので、処理時間が短
縮されるとともにデータ処理のプログラムを簡略化する
、−とができる効果がある。
直１）カに受信した一定のビット数（シフトレジスタの
後半部分のピント数）のデータの極性を反転して出力す
ることができ、グログ；１ム処理Ｃ，二おいてこの特定
のビット配列を意識することなくデータ処理を行うこと
ができる。したがって、データの極性反転がプログラム
処理ではなく、特定のビット・配列を検出して行うハー
ト−ウェアにより行うことができるので、処理時間が短
縮されるとともにデータ処理のプログラムを簡略化する
、−とができる効果がある。
図は本発明の一実施例を示すブロック構成図。
１・・・外部回路、２・・・受信回路、２１・・・シフ
；・レジスタ、２２・・・反転手段、２３・・・検出下
段、２４・・・カウンタ、２５・・・フリップフロップ
。
；・レジスタ、２２・・・反転手段、２３・・・検出下
段、２４・・・カウンタ、２５・・・フリップフロップ
。
Claims (1)
- （１）外部回路から直列データを受信し、このデータを
直列および並列に出力するシフトレジスタと、このシフ
トレジスタの前半部分の所定のビット数の並列データ出
力を入力し、特定のビット配列を検出する検出手段と、 この検出手段の検出出力により上記シフトレジスタのシ
フトタイミングに同期して計数を開始し、上記シフトレ
ジスタの後半部分のビット数を計数したところで計数を
完了するカウンタと、 上記検出手段の検出出力によりセットされ、上記カウン
タの計数完了出力によりリセットされるフリップフロッ
プ回路と、 このフリップフロップ回路がセット状態のときに、上記
シフトレジスタの直列データ出力の各ビットの極性を反
転する反転手段と を備えたことを特徴とする受信回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60229656A JPS6288029A (ja) | 1985-10-14 | 1985-10-14 | 受信回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60229656A JPS6288029A (ja) | 1985-10-14 | 1985-10-14 | 受信回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6288029A true JPS6288029A (ja) | 1987-04-22 |
Family
ID=16895622
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60229656A Pending JPS6288029A (ja) | 1985-10-14 | 1985-10-14 | 受信回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6288029A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63196739U (ja) * | 1987-06-09 | 1988-12-19 |
-
1985
- 1985-10-14 JP JP60229656A patent/JPS6288029A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63196739U (ja) * | 1987-06-09 | 1988-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11149445A (ja) | 送受信兼用のレジスターを持つ直列インターフェース装置 | |
| JPS6288029A (ja) | 受信回路 | |
| JP3076044B2 (ja) | パイプラインのエラー情報記憶方式 | |
| KR940018761A (ko) | 효율적인 데이타 인터페이스를 갖는 종속 접속가능한 주변장치 및 그 인터페이싱 방법 | |
| JPH0736821A (ja) | Ｄｍａ転送制御装置 | |
| JPH0284812A (ja) | デューティ比判別回路 | |
| JPH08185363A (ja) | シリアルインターフェースおよびシリアルデータ 転送システム | |
| JPS63200234A (ja) | デ−タ処理装置 | |
| JP3365284B2 (ja) | タッチパネルの押圧位置検出方法およびその装置 | |
| JPS6286949A (ja) | デ−タ受信方式 | |
| JPH0297115A (ja) | タイマテスト方式 | |
| JP3597744B2 (ja) | 割込み要因信号フラグレジスタ装置 | |
| JP2804406B2 (ja) | パルス測定装置 | |
| JPH0546105Y2 (ja) | ||
| KR100237678B1 (ko) | 모드 자동 검출 회로 | |
| JP3011166B2 (ja) | デバッグ回路 | |
| KR890004227A (ko) | 베이스 프로그램에서의 진공형광 디스플레이 장치 제어 회로 및 제어방법 | |
| JPH04117841A (ja) | 調歩同期通信システムの通信速度検出方法 | |
| JPS62216454A (ja) | 信号処理方法 | |
| JPH03231351A (ja) | プロセッサ間通信受信回路 | |
| JPS63241622A (ja) | デ−タ処理装置 | |
| JPS642420A (en) | Data transfer circuit | |
| JPH06124257A (ja) | シリアル入出力制御回路 | |
| JPH0333962A (ja) | シリアルインターフェイス回路 | |
| JPH04123362A (ja) | インデックスパルス発生回路 |