JPS6288039A - マイクロコンピユ−タの異常処理回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、マイクロコンピュータにプログラムの暴走が
あったとき、これを検出して所定の処理を実行させるマ
イクロコンピュータの異常処理回路に関する。

〔発明の背景〕

近年、マイクロコンピュータの発達とともに、マイクロ
コンピュータを用いたシステム設計に有用な、多機能を
備えたＩＣ（複合ディバイス）が開発されるようになっ
た。このような複合デバイスを図により説明する。

第３図は従来のマイクロコンピュータシステムの回路図
である。図で、１はマイクロコンピュータであり１、所
定の電圧Ｖｃｃにより作動する。マイクロコンピュータ
１はリセット端子（ＲＥＳ、）　、割込処理を行う割込
処理端子（ＮＭｉ）および入出力端子（Ｉｌｏ　）を備
えている。２は上記多機能を備えた複合デバイスであり
、リセット端子（ＲＥＳｍ）、クロック端子（ＣＩ、Ｋ
）等を備え、所定の電圧Ｖｃｃで作動する。３はこのマ
イクロコンピュータシステムの゛電源、４は電源スィッ
チである。５はトランジスタであり、そのベースは複合
デバイス２の端子Ｖｏｏｙ丁に接続され、電源電圧が端
子ｖ０゜に入力されている。Ｃ，、Ｃ，、Ｃ，はコンデ
／す、Ｒ，、Ｒ。

Ｒ１は抵抗器である。

上記マイクロコンピュータシステムの動作を第４図（ａ
）〜（ｃ）に示すタイムチャートを参照しながら説明す
る。今、時刻１＋で電源スィッチ４が閉成されると、第
４図（ａ）に示すように一定時間後に所定の作動電圧ｖ
ｃｃが確立される。この電圧ｖｃｃはトランジスタ５、
コンデンサＣ，、Ｃ，および複合デバイス２によりシス
テムに安定して供給される。このように、複合デバイス
２はトランジスタ５、コンデンサＣ，、Ｃ，とともにレ
ギュレータ機能を備えている。一方、電源スィッチ４が
閉成され電圧ｖｃｅが確立される直前からある一定期間
ｔ。Ｎ後に、複合デバイス２のリセット端子ＲＥＳ、か
ら高レベル信号Ｈが出力される。このイ言号はマイクロ
コンピュータ１のリセット端子ＲＥＳ、に入力され、こ
れによりマイクロコンピュータ１は所定のプログラムを
作動′電圧ｖｃｃで確実に作動！開始する。ここで、上
記一定期間ｔ。Ｎは抵抗器Ｒ３，コンデンサＣ１および
複合デバイス２によシ得られ、複合デバイス２は抵抗器
Ｒ，コンデンサＣ２とともにパワー・オ／・リセット機
能を備えている。

マイクロコンピュータ１の動作開始後、マイクロコンピ
ュータ１の出力端子Ｉ１０からは、マイクロコンピュー
タｌが正常に作動している限り、所定の周期のパルスが
出力され、このパルスは第４図（ｃ）に示すように複合
デバイス２のクロック端子ＣＬＫに入力される。複合デ
バイス２はクロック端子ＣＬＫに所定の周期のパルスが
入力されている間、そのＲＥＳ、端子から第４図（ｂ）
に示すように高レベル信号を出力し続け、これによりマ
イクロコンピュータ１の作動が継続される。

マイクロコンピュータ１の作動中、そのプログラムが暴
走すると、出力端子Ｉ１０からの出力パルスはなくなり
、クロック端子ＣＬＫには第４図（Ｃ）に示すようにパ
ルスの入力はなくなる。複合デバイス２はパルスの入力
がなくなった時点から期間ｔ　ｏｙｙ経過後、リセット
端子Ｒｇ　Ｓ、の出力信号を第４図（ｂ）に示すように
低レベルＬとし、マイクロコンピュータ１の作動を停止
する。この状態を所定期間ｔＲＩ、継続した後、複合デ
バイス２は第４図（ｂ）に示すように再びそのリセット
端子Ｒｇ　Ｓ、から高レベル信号Ｈな出力する。さらに
、この高レベル信号Ｈの出力を期間ｔＲＨ継絖してもク
ロック端子ＣＬＫＫパルス入力がない場合、複合デバイ
ス２は再Ｌ（そのリセット端子ＲＥＳ、の出力を期間ｔ
ＲＬだけ低レベル信号りとする。この期間ｔＲＬ経過後
、リセット端子ＲＥ　Ｓ、から再び高レベル信号Ｈが出
力される。このとき、マイクロコ／ピｘ−ｐｌが正常状
態に復帰していると、その出力端子Ｉ１０からはパルス
が出力され、このパルスは第４ｉＡ（ｃ）に示すように
クロック端子ＣＬＫに入力され、これによりリセット端
子ＲＥＳ、は高レベル信号Ｈの出力を継続し、マイクロ
コンピュータ１は通常の動作を行う。このように、複合
デバイス２はマイクロコンピュータ１のプログラムの暴
走を監視するいわゆるウォッチドッグタイマ機能を有す
る。

ところで、マイクロコンピュータシステムによっては、
プログラムの暴走が生じたとき、直ちにこれに応じた処
理、例えば警報や動作停止の処理を実行する要求をもつ
ものがある。しかしながら、第３図に示す複合デバイス
２は、前述のようにプログラムの暴走が生じた場合、正
常状態に復帰するまで高レベル信号Ｈと低レベル信号り
を繰返し出力するのみであり、上記の要求に応えること
ができないという問題があった。

〔発明の目的〕

本発明の目的は、上記従来技術の問題点を解決し、従来
の複合デバイスを取換えることなく、プログラムの暴走
に応じて所定の処理を行うことができるマイクロコンピ
ュータの異常処理回路を提供するにある。

〔発明の概要〕

上記の目的を達成するため、本発明は、マイクロコンピ
ュータシステムの電源を投入し、複合デノ（イスのリセ
ット端子からマイクロコンピュータのリセット端子へそ
の作動を開始する信号が出力された後、切換手段によシ
Ｍせデバイスのリセット端子をマイクロコンピュータの
割込端子に接続し、グログラムの暴走が生じたとき当該
リセット端子から出力される信号を上記割込端子に入力
し、所定の暴走処理を実行させるようにしたことを特徴
とする。

〔発明の実施例〕

以下、本発明を図示の実施例に基づいて説明する。

第１図は本発明の実施例に係るマイクロコンピュータの
異常処理回路の回路図である。図で、第３図に示す部分
と同一部分には同一符号を付して説明を省略する。６は
端子Ｓ、　、　Ｓ、　、　Ｓ、を有するアナログスイッ
チであり、端子Ｓ、は複合デバイス２のリセット端子Ｒ
ＥＳヵに接続され、又、端子Ｓ＋＋Ｓｔはそれぞれマイ
クロコンピュータ１のリセット端子ＲＥＳ、と割込処理
端子ＮＭｉに接続されている。

Ｒ４は抵抗器、Ｃ４はコンデ／すであり、両者で時定数
回路を構成する。池の構成は第３図に示す構成と同じで
ある。

次に、本実施例の動作を第２図（ａ）〜（ｄ）に示すタ
イムチャートを参照しながら説明する。電源スィッチ４
の閉成前において、アナログスイッチ６は端子Ｓ０と端
子Ｓｌとが接続された状態にあり、この状態は第３図に
示す状態と同じである。このとき、抵抗器Ｒ４およびコ
ンデンサＣ４より成る時定数回路の出力信号Ｓｘは所定
電圧末端の低レベル信号しである。

電源スィッチ４が閉成されると、複合デバイス２のリセ
ット端子ＲＥ　Ｓ、からは、前述のように時間ｔ。Ｍ経
過して高レベル信号Ｈが出力されマイクロコンピュータ
が作動を開始する。一方、抵抗器Ｒ４とコンデンサＣ１
の時定数回路の出力信号Ｓｘ　は第２図（ｃ）　ＩＩＣ
示すように、時間ｔ。Ｍより僅かに長い時間ｔ８□経過
後、所定電圧以上の高レベル信号Ｈとなる。この信号に
より、アナログスイッチ６の接続が切換えられ、端子Ｓ
、と端子Ｓ、の接続が開放され端子Ｓ０と端子Ｓ、とが
接続される。この切換後において、マイクロコンピュー
タ１のリセット端子ＲＥＳ、は抵抗器九により高レベル
Ｈに維持されている。又、マイクロコンピュータ１が正
常に作動している場合、複合デバイス２のクロック端子
ＣＬＫには、第２図（ｄ）に示すように前述と圃じパル
スが入力される。さらに、割込処理端子ＮＭｆは、第２
図（ｅ）に示すように、アナログスイッチ６の切換動作
の如何にかかわらず、抵抗器Ｒ，により高レベルＨＫ維
持される。

欠如、コンピュータ１の作動中、プログラムの暴走が発
生すると、複合デバイス２のクロック端子ＣＬＫには、
第２図（ｄ）　Ｋ示すようにパルスの入力がなくなる。

したがって、複合デバイス２のリセット端子ＲＥＳ、の
出力は前述のように時間ｔ。、Ｆ経過後第２図（ｂ）　
Ｋ示すように低レベルＬとなる。

この場合、アナログスイッチ６における端子Ｓ、は′端
子Ｓ、に接続されているので、マイクロコンビエータ１
の割込処理端子ＮＭｉに低レベル信号りが入力されるこ
とＫなり、これが割込信号となり、以ｆマイクロコンピ
ュータｌは暴走が生じたときの定められたプログラムに
従って作動し、警報信号や停止信号等の所要の信号を出
力する。リセット端子ＲＥＳ、の出力は前述のように高
レベル信号Ｈと低レベル信号りの繰返しとなるが、割込
処理端子ＮＭｉに一旦低レベル信号りが入力されれば、
以後の入力の如何にかかわらずマイクロコンピュータ１
では暴走時のプログラムが実行されるようになっている
。

このように、本実施例では、アナログスイッチを設けて
、電源投入時の一定期間は複合デバイストマイクロコン
ピュータのリセット端子を接続し、当該期間からさらに
ある時間経過後アナログスイッチを切換えて複合デバイ
スのリセット端子をマイクロコンピュータの割込処理端
子に接続するようＫしたので、複合デバイスを取換える
ことなく、マイクロコンピュータのプログラムの暴走時
における所定の処理を実行することができる。

なお、上記実施例の説明では、アナログスイッチの切換
信号として時定数回路の出力を用いる例について説明し
たが、これに限ることなく、マイクロコンピュータのプ
ログラム処理により行うこともできる。又、割込端子と
しては、端子ＮＭｉに限ることはなく、使用されるマイ
クロコンピュータに合せて、所要の端子が選択されるの
は当然である。

〔発明の効果〕

以上述べたように、本発明では、電源投入後足められた
期間が経過したとき、複合デバイスのリセット端子を、
マイクロコンピュータのリセット端子から暴走処理を行
う割込端子に切換える切換手段を設けたので、従来の複
合デバイスを取換えることなく、マイクロコンピュータ
のプログラムの暴走に対して定められた処理を実行する
ことができる。

【図面の簡単な説明】

第１図は本発明の実施例に係るマイクロコンピュータの
異常処理回路の回路図、第２図（ａ）　、　（ｂ）　。 （ｃ）　、　（ｄ）　、　（ｅ）は第１図に示す回路の
動作を説明するタイムチャート、第３図は従来のマイク
ロコンピュータシステムの回路図、第４図（ａ）　、　
（ｂ）　、　（ｃ）は第３図に示す回路の動作を説明す
るタイムチャートである。 １・・・・・・マイクロコンピュータ、２・・・・・・
複合ｆ　／＜イス、３・・・・・・電源、４・・・・・
・電源スィッチ、５・・・・・・トランジスタ、６・・
・・・・アナログスイッチ、ＲＥＳ、。 ＲＥＳ、・・・・・・リセット端子、ＮＭｉ　・・・・
・・割込処理端子。 シ）・−デー・吟・ （外１名）Ｉ：’；、　’、、−’− 第１図 第２図 第３図 第４図

Claims (1)

【特許請求の範囲】
1. マイクロコンピユータと、電源投入後所定時間経過して
   リセツト端子から前記マイクロコンピユータに作動信号
   を出力するとともに前記マイクロコンピユータから入力
   される信号によりそのプログラムの暴走を検出して、前
   記リセツト端子から停止信号を出力する機能を有する装
   置とを備えたものにおいて、電源投入後前記所定時間を
   超える時間が経過したとき前記リセツト端子を前記マイ
   クロコンピユータの暴走処理を行う割込端子に接続する
   切換手段を設けたことを特徴とするマイクロコンピユー
   タの異常処理回路。