JPH0726749Y2 - マイクロコンピュータの電源回路 - Google Patents
マイクロコンピュータの電源回路Info
- Publication number
- JPH0726749Y2 JPH0726749Y2 JP1988062239U JP6223988U JPH0726749Y2 JP H0726749 Y2 JPH0726749 Y2 JP H0726749Y2 JP 1988062239 U JP1988062239 U JP 1988062239U JP 6223988 U JP6223988 U JP 6223988U JP H0726749 Y2 JPH0726749 Y2 JP H0726749Y2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- circuit
- switch
- backup
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Power Sources (AREA)
Description
【考案の詳細な説明】 〔産業上の利用分野〕 この考案は、マイクロコンピュータ等に用いられる電源
回路に関するものである。
回路に関するものである。
従来の電源回路としては、例えば第６図に示すようなも
のがある。この例のごとく、従来はメモリ等のバックア
ップ機能を必要とするマイクロコンピュータCPU13の回
路には、通常２系統の電源１および２が用意されてい
る。これらの一方は、回路が通常動作をする場合にVCC
を供給する、イグニッションスイッチ系のメイン電源１
で、他方は、回路が非動作時に、メモリ関係の記憶保持
にバッテリー３からVDDを供給する、バッテリー系のバ
ックアップ電源２である。
のがある。この例のごとく、従来はメモリ等のバックア
ップ機能を必要とするマイクロコンピュータCPU13の回
路には、通常２系統の電源１および２が用意されてい
る。これらの一方は、回路が通常動作をする場合にVCC
を供給する、イグニッションスイッチ系のメイン電源１
で、他方は、回路が非動作時に、メモリ関係の記憶保持
にバッテリー３からVDDを供給する、バッテリー系のバ
ックアップ電源２である。
これら２組の電源は、イグニッションスイッチ４が閉路
された時はメイン系電源１が使用されて、バックアップ
電源は切り放され、イグニッションスイッチ４が開路さ
れると、バックアップ系電源２が使用されて、メイン系
電源は切り放されるように、スイッチ回路で結合されて
いる。
された時はメイン系電源１が使用されて、バックアップ
電源は切り放され、イグニッションスイッチ４が開路さ
れると、バックアップ系電源２が使用されて、メイン系
電源は切り放されるように、スイッチ回路で結合されて
いる。
これら２電源の使い分けに対応して、VCCが供給された
時には、CPU13を初期設定するリセット信号を、タイミ
ング制御回路14から出力し、VCCが停止された時には、C
PU13の内部動作を停止して、RAM17をバックアップ状態
にするスタンバイ信号を出力する。又このタイミング制
御回路14は、上記の機能の他に、どちらの電源が使われ
ている場合でも、クロック信号をCPU13に供給する。
時には、CPU13を初期設定するリセット信号を、タイミ
ング制御回路14から出力し、VCCが停止された時には、C
PU13の内部動作を停止して、RAM17をバックアップ状態
にするスタンバイ信号を出力する。又このタイミング制
御回路14は、上記の機能の他に、どちらの電源が使われ
ている場合でも、クロック信号をCPU13に供給する。
上記のように従来の電源回路では、それが２系列となっ
ているため、各系列の出力の形態でCPU13に各種信号を
出力するタイミング制御回路14が必要となり、ハード的
には部品点数が多くなり、回路パターンが複雑化するば
かりでなく、ソフト的にも２系統の電源を制御するタイ
ミングプログラムが複雑化することになる。また不揮発
性ROMメモリ16を使用する場合、これに対するCPU13の処
理時間に余裕をもたせるために、メイン系電源に接続す
る静電容量6,8を大きくして、イグニッションスイッチ
４開路後の時定数をなるべく大きくしておくなど、幾つ
かの問題点があった。
ているため、各系列の出力の形態でCPU13に各種信号を
出力するタイミング制御回路14が必要となり、ハード的
には部品点数が多くなり、回路パターンが複雑化するば
かりでなく、ソフト的にも２系統の電源を制御するタイ
ミングプログラムが複雑化することになる。また不揮発
性ROMメモリ16を使用する場合、これに対するCPU13の処
理時間に余裕をもたせるために、メイン系電源に接続す
る静電容量6,8を大きくして、イグニッションスイッチ
４開路後の時定数をなるべく大きくしておくなど、幾つ
かの問題点があった。
この考案は、このような従来の問題点に着目してなされ
たもので、電源回路を１系列にして、タイミング制御回
路を簡素化することにより、上記問題点を解決すること
を目的としている。
たもので、電源回路を１系列にして、タイミング制御回
路を簡素化することにより、上記問題点を解決すること
を目的としている。
この考案の電源回路では、メイン系電源とバックアップ
系電源を、スイッチ手段、この場合はトランジスタで分
離し、メイン系電源を使用する場合は、イグニッション
スイッチを閉路してトランジスターを“ON"させ、バッ
クアップ系電源のVDDをメイン系電源に接続してVCCを作
動状態とすると共に、CPUをメイン系電源による平常処
理に移行させる。
系電源を、スイッチ手段、この場合はトランジスタで分
離し、メイン系電源を使用する場合は、イグニッション
スイッチを閉路してトランジスターを“ON"させ、バッ
クアップ系電源のVDDをメイン系電源に接続してVCCを作
動状態とすると共に、CPUをメイン系電源による平常処
理に移行させる。
又バックアップ系電源に切り替える場合は、イグニッシ
ョンスイッチを開路し、トランジスタを“OFF"してVCC
をVDDから切り放し、かつCPUも、平常処理からメモリの
記憶保持等スタンバイ状態に切り替える。
ョンスイッチを開路し、トランジスタを“OFF"してVCC
をVDDから切り放し、かつCPUも、平常処理からメモリの
記憶保持等スタンバイ状態に切り替える。
また、以上の各場合において、タイミング制御回路から
は、クロックのみを出力させておくものとする。
は、クロックのみを出力させておくものとする。
この考案においては、イグニッションスイッチの開
（閉）が、検出手段、この場合はインターフェイス回路
の出力、によって信号化され、そのレベルによって、メ
イン系電源とバックアップ系電源とを連結するトランジ
スタの“ON（OFF）”が制御され、かつ同時に、同信号
によって、CPUの作動内容も各電源系に対応する作動モ
ードに切り替えられる。
（閉）が、検出手段、この場合はインターフェイス回路
の出力、によって信号化され、そのレベルによって、メ
イン系電源とバックアップ系電源とを連結するトランジ
スタの“ON（OFF）”が制御され、かつ同時に、同信号
によって、CPUの作動内容も各電源系に対応する作動モ
ードに切り替えられる。
第１図において、イグニッションスイッチ（スイッチ）
４が閉路されている時は、インターフェイス回路（検出
手段）12の出力は“Ｌレベル”となるため、トランジス
タ（スイッチ切換手段）９は“ON"となり、VCC端子はV
DD端子に導通されて、バッテリー３の電圧5Vがメイン系
電源回路１に印加される。
４が閉路されている時は、インターフェイス回路（検出
手段）12の出力は“Ｌレベル”となるため、トランジス
タ（スイッチ切換手段）９は“ON"となり、VCC端子はV
DD端子に導通されて、バッテリー３の電圧5Vがメイン系
電源回路１に印加される。
このときインターフェイス回路12の出力は直接マイクロ
コンピュータCPU（マイクロコンピュータ、CPU）13にも
導入され、CPU13はイグニッションスイッチONモード動
作となって、入力データの演算処理や表示処理などの平
常処理を行う。
コンピュータCPU（マイクロコンピュータ、CPU）13にも
導入され、CPU13はイグニッションスイッチONモード動
作となって、入力データの演算処理や表示処理などの平
常処理を行う。
ここでイグニッションスイッチ４を開路すると、インタ
ーフェイス回路12の出力は“Ｈレベル”となってトラン
ジスタ９を“OFF"とするため、メイン系電源VCCはVDDと
切り放されて、静電容量10の放電後0Vとなる。同時にCP
U13はインターフェイス回路12の出力が“Ｈレベル”に
変わったことによって、イグニッションスイッチOFFモ
ードを検知し、動作モードを待機状態に移行して、メモ
リの記憶保持などバックアップを行う。以上の関係を第
４図のタイムチャートに示す。
ーフェイス回路12の出力は“Ｈレベル”となってトラン
ジスタ９を“OFF"とするため、メイン系電源VCCはVDDと
切り放されて、静電容量10の放電後0Vとなる。同時にCP
U13はインターフェイス回路12の出力が“Ｈレベル”に
変わったことによって、イグニッションスイッチOFFモ
ードを検知し、動作モードを待機状態に移行して、メモ
リの記憶保持などバックアップを行う。以上の関係を第
４図のタイムチャートに示す。
なお、上記実施例では、イグニッションスイッチ４を開
路すると、トランジスタ９は直ちに“OFF"となってVCC
を切り放すが、第２図に示す様に、CPU13による電源制
御信号SM20の出力を、インターフェイス回路12の出力
と、ダイオード21を介して接続してANDをとり、更に抵
抗11を介してトランジスタ９のベースに接続して置け
ば、インターフェイス回路12の出力が“Ｈレベル”とな
っても、CPU13により電源制御信号SM20を“Ｌレベル”
にしておくことによって、トランジスタ９は“OFF"とは
ならない。従ってCPU13は、データのバックアップや、
不揮発性メモリの処理等、必要な処理を終えた後に電源
制御信号SM20を“Ｈレベル”として、トランジスタ９を
“OFF"するなどの、管理制御を行うことができる。
路すると、トランジスタ９は直ちに“OFF"となってVCC
を切り放すが、第２図に示す様に、CPU13による電源制
御信号SM20の出力を、インターフェイス回路12の出力
と、ダイオード21を介して接続してANDをとり、更に抵
抗11を介してトランジスタ９のベースに接続して置け
ば、インターフェイス回路12の出力が“Ｈレベル”とな
っても、CPU13により電源制御信号SM20を“Ｌレベル”
にしておくことによって、トランジスタ９は“OFF"とは
ならない。従ってCPU13は、データのバックアップや、
不揮発性メモリの処理等、必要な処理を終えた後に電源
制御信号SM20を“Ｈレベル”として、トランジスタ９を
“OFF"するなどの、管理制御を行うことができる。
更に第３図の場合は、電源制御信号SM20を、ダイオード
21を介してのAND接続の代わりに、更にもう１個のトラ
ンジスタ22を抵抗23を介して、トランジスタ９と並列に
接続するもので、こうすることによって、トランジスタ
９と22とを切り放して制御することができるために、回
路的に不用な部分への電源を適切に遮断して、消費電流
を最小に抑えることができる。なお、電源制御信号SM20
の立上り波形でトランジスタ22がOFFする。
21を介してのAND接続の代わりに、更にもう１個のトラ
ンジスタ22を抵抗23を介して、トランジスタ９と並列に
接続するもので、こうすることによって、トランジスタ
９と22とを切り放して制御することができるために、回
路的に不用な部分への電源を適切に遮断して、消費電流
を最小に抑えることができる。なお、電源制御信号SM20
の立上り波形でトランジスタ22がOFFする。
又更にトランジスタを増加して並列接続することによっ
て、電源容量を増加し、また電源電圧が異なるものを制
御することなど、複数の電源系を作成することもでき
る。第２図及び第３図に対するタイムチャートを第５図
に示す。
て、電源容量を増加し、また電源電圧が異なるものを制
御することなど、複数の電源系を作成することもでき
る。第２図及び第３図に対するタイムチャートを第５図
に示す。
この考案は以上説明した通り、バッテリー（３）から給
電され常時動作状態にあるバックアップ系電源（２）
と、スイッチ切換手段（９）と、メイン系電源（１）と
を、一系列に接続するように構成したので、電源回路を
簡素化することができ、簡素化することにより故障の要
因を低減することができるので、信頼性のある電源回路
が得られる。また、バックアップ系電源（２）と、メイ
ン系電源（１）とは、スイッチ切換手段（９）を介して
接続された構成なので、両電源とも同一の電位で、十分
な電源供給能力があるため、マイクロコンピュータ（1
3）はバックアップ系電源（２）移行後も、演算処理中
の処理を行うことができる効果がある。
電され常時動作状態にあるバックアップ系電源（２）
と、スイッチ切換手段（９）と、メイン系電源（１）と
を、一系列に接続するように構成したので、電源回路を
簡素化することができ、簡素化することにより故障の要
因を低減することができるので、信頼性のある電源回路
が得られる。また、バックアップ系電源（２）と、メイ
ン系電源（１）とは、スイッチ切換手段（９）を介して
接続された構成なので、両電源とも同一の電位で、十分
な電源供給能力があるため、マイクロコンピュータ（1
3）はバックアップ系電源（２）移行後も、演算処理中
の処理を行うことができる効果がある。
第１図はこの考案の１実施例を示す回路図、第２図はこ
の考案の他の実施例を示す回路図、第３図はこの考案の
更に拡張した実施例を示す回路図、第４図は第１図の場
合の動作を示すタイムチャート、第５図は第２図及び第
３図の場合の動作を示すタイムチャートである。第６図
は従来の実施例を示す電源回路図である。 図において、１はメイン系電源、２はバックアップ系電
源、３はバッテリー、４はイグニッションスイッチ、５
は逆接防止用ダイオード、６は入力平滑用静電容量、７
は３端子レギュレータ、８は出力平滑用静電容量、９は
トランジスタ、10はメイン電源系用静電容量、11は抵
抗、12はインターフェイス回路、13はマイクロコンピュ
ータCPU、14は従来の電源回路のタイミング制御回路、1
4aはこの考案の場合のタイミング制御回路、15はスピー
ド信号入力端子、16は不揮発性ROM、17はメモリ保持用R
AM、18はドライバ用IC、19は液晶表示器LCD、20は電源
制御信号SM、21はダイオード、22は並列トランジスタ、
23は抵抗である。 なお、各図中同一符号は同一または相当部分を示す。
の考案の他の実施例を示す回路図、第３図はこの考案の
更に拡張した実施例を示す回路図、第４図は第１図の場
合の動作を示すタイムチャート、第５図は第２図及び第
３図の場合の動作を示すタイムチャートである。第６図
は従来の実施例を示す電源回路図である。 図において、１はメイン系電源、２はバックアップ系電
源、３はバッテリー、４はイグニッションスイッチ、５
は逆接防止用ダイオード、６は入力平滑用静電容量、７
は３端子レギュレータ、８は出力平滑用静電容量、９は
トランジスタ、10はメイン電源系用静電容量、11は抵
抗、12はインターフェイス回路、13はマイクロコンピュ
ータCPU、14は従来の電源回路のタイミング制御回路、1
4aはこの考案の場合のタイミング制御回路、15はスピー
ド信号入力端子、16は不揮発性ROM、17はメモリ保持用R
AM、18はドライバ用IC、19は液晶表示器LCD、20は電源
制御信号SM、21はダイオード、22は並列トランジスタ、
23は抵抗である。 なお、各図中同一符号は同一または相当部分を示す。
Claims (1)
- 【請求項１】バッテリー（３）から給電され常時動作状
態にあるバックアップ系電源（２）と、前記バッテリー
（３）に接続されたスイッチ（４）の動作状態を検出す
る検出手段（12）と、前記バックアップ系電源（２）に
入力側が接続され前記検出手段（12）からの前記スイッ
チ（４）のオン状態検出信号に応じて導通するスイッチ
切換手段（９）と、該スイッチ切換手段（９）の出力側
に接続されたメイン系電源（１）と、前記検出手段（1
2）からのオフ状態検出信号に応じて前記バックアップ
系電源（２）から給電されると共に動作モードを待機状
態にし、その検出手段（12）からのオン状態検出信号に
応じて前記メイン系電源（１）から給電されると共に動
作モードを平常状態にするマイクロコンピュータ（13）
とを備えたマイクロコンピュータの電源回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1988062239U JPH0726749Y2 (ja) | 1988-05-13 | 1988-05-13 | マイクロコンピュータの電源回路 |
| EP89106350A EP0340485B1 (en) | 1988-04-12 | 1989-04-11 | Control system for head-up display for automotive vehicles |
| DE68926799T DE68926799T2 (de) | 1988-04-12 | 1989-04-11 | Steuerungssystem für Headup-Displays für Kraftfahrzeuge |
| US07/337,134 US5202668A (en) | 1988-04-12 | 1989-04-12 | Control system for a head-up display for automotive vehicles |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1988062239U JPH0726749Y2 (ja) | 1988-05-13 | 1988-05-13 | マイクロコンピュータの電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01173817U JPH01173817U (ja) | 1989-12-11 |
| JPH0726749Y2 true JPH0726749Y2 (ja) | 1995-06-14 |
Family
ID=31287868
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1988062239U Expired - Lifetime JPH0726749Y2 (ja) | 1988-04-12 | 1988-05-13 | マイクロコンピュータの電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0726749Y2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0537686Y2 (ja) * | 1986-03-28 | 1993-09-24 | ||
| EP1346880B1 (en) * | 2000-10-06 | 2018-12-26 | Xanavi Informatics Corporation | Vehicle-mounted information device |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60174439U (ja) * | 1984-04-24 | 1985-11-19 | 富士通テン株式会社 | 自動車用制御機器の電源装置 |
| JPS62134136U (ja) * | 1986-02-17 | 1987-08-24 |
-
1988
- 1988-05-13 JP JP1988062239U patent/JPH0726749Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01173817U (ja) | 1989-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100603926B1 (ko) | 여러 전원 관리 상태를 갖는 컴퓨터 시스템을 위한 전원 공급 제어 회로 및 그의 제어 방법 | |
| JPH0632231B2 (ja) | 改良型低電力デュアルモードｃｍｏｓバイアス電圧発生器 | |
| JPH06103748A (ja) | Ｉｃメモリカードの電源制御回路 | |
| JPH0697429B2 (ja) | 低電圧阻止制御装置 | |
| US20120226897A1 (en) | Computer system with dual bios | |
| US5237698A (en) | Microcomputer | |
| US5832281A (en) | Power control apparatus and power control method | |
| JPH0594236A (ja) | 電源制御装置 | |
| JPH01173817U (ja) | ||
| JPS6016980Y2 (ja) | １チップ集積回路装置 | |
| JP2509668B2 (ja) | 電子機器 | |
| JP2522689Y2 (ja) | コンピュータの電圧監視回路 | |
| JP2523730Y2 (ja) | ノンロックスイッチのバックアップ回路 | |
| JPH069553Y2 (ja) | 電源回路 | |
| JPH0638219B2 (ja) | メモリバツクアツプ給電される処理装置 | |
| SU1534510A2 (ru) | Посто нное запоминающее устройство | |
| KR100936759B1 (ko) | 컨버터블 타블렛 컴퓨터의 보호회로 | |
| SU1654877A1 (ru) | Запоминающее устройство с сохранением информации при отключении основного питани | |
| JPH0574706B2 (ja) | ||
| AU679838B2 (en) | Energy saving device in a portable communication terminal | |
| JPS6135124A (ja) | スイツチ回路 | |
| JPH01170338A (ja) | バツクアツプ電源回路 | |
| KR960001557Y1 (ko) | 프로그래머블 로직 콘트롤러 핸디로더의 액정디스플레이 백라이트 자동 소멸회로 | |
| KR970006017B1 (ko) | 퍼스날 컴퓨터의 정전시 메모리 자동 백업 회로 | |
| KR960005484Y1 (ko) | 노트북 패널을 이용한 서스펜드 제어회로 |