JPH0332805B2 - - Google Patents
Info
- Publication number
- JPH0332805B2 JPH0332805B2 JP59250803A JP25080384A JPH0332805B2 JP H0332805 B2 JPH0332805 B2 JP H0332805B2 JP 59250803 A JP59250803 A JP 59250803A JP 25080384 A JP25080384 A JP 25080384A JP H0332805 B2 JPH0332805 B2 JP H0332805B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- reset
- speed clock
- speed
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 5
- 230000010355 oscillation Effects 0.000 description 2
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、2系統の発振クロツクを切換えて用
いるマイクロプロセツサのリセツト制御回路に関
するものである。
いるマイクロプロセツサのリセツト制御回路に関
するものである。
従来の技術
従来マイクロプロセツサにおいて、電源電圧が
一定電圧になる前にリセツトをかけるようにし
て、電源電圧が一定電圧より小さくなつた時にプ
ログラム進行が誤動作することを防止している。
この目的のために、リセツト端子に定電圧検出回
路を接続して動作下限電圧を設定している(例え
ば特開昭55−53717号公報)。
一定電圧になる前にリセツトをかけるようにし
て、電源電圧が一定電圧より小さくなつた時にプ
ログラム進行が誤動作することを防止している。
この目的のために、リセツト端子に定電圧検出回
路を接続して動作下限電圧を設定している(例え
ば特開昭55−53717号公報)。
一方、従来のマイクロプロセツサにおいては、
高速のクロツクと低速のクロツクの切換装置を設
け、例えばスタンバイ時においては、通常使用時
の高速クロツクを低速クロツクに切換えて低消費
電力化をはかり、かつ通常使用時には再び以前の
高速クロツクに切換えて処理を行なつている(例
えば特開昭59−5328号公報)。
高速のクロツクと低速のクロツクの切換装置を設
け、例えばスタンバイ時においては、通常使用時
の高速クロツクを低速クロツクに切換えて低消費
電力化をはかり、かつ通常使用時には再び以前の
高速クロツクに切換えて処理を行なつている(例
えば特開昭59−5328号公報)。
発明が解決しようとする問題点
上記従来例のような2系統のクロツクを切換え
て用いているプロセツサにおいても、リセツト端
子は一つしかなく、設定できる動作下限電圧値は
一つだけであつた。
て用いているプロセツサにおいても、リセツト端
子は一つしかなく、設定できる動作下限電圧値は
一つだけであつた。
このような構成では、高速のクロツク使用中に
許容できる動作下限電圧と低速のクロツク使用中
に許容できる動作下限電圧が異なる場合でも、ど
ちらか一方の(多くの場合高速クロツクで許容で
きる動作下限電圧の方が高いため、高速クロツク
で許容できる動作下限電圧)しか設定できないと
いう問題点を有していた。
許容できる動作下限電圧と低速のクロツク使用中
に許容できる動作下限電圧が異なる場合でも、ど
ちらか一方の(多くの場合高速クロツクで許容で
きる動作下限電圧の方が高いため、高速クロツク
で許容できる動作下限電圧)しか設定できないと
いう問題点を有していた。
本発明はかかる点に鑑み、簡単な構成で、高速
クロツク動作時の動作下限電源電圧と低速クロツ
ク動作時の動作下限電源電圧を設定できるリセツ
ト制御装置を提供することを目的とする。
クロツク動作時の動作下限電源電圧と低速クロツ
ク動作時の動作下限電源電圧を設定できるリセツ
ト制御装置を提供することを目的とする。
問題点を解決するための手段
本発明は、高速クロツクと低速クロツクの使用
状態を示すクロツク切換信号を出力するクロツク
切換装置と、上記クロツク切換信号の制御により
高速クロツク使用時のみ有効となる第1のリセツ
ト端子と使用クロツクにかかわらず有効となる第
2のリセツト端子を備え、上記第1のリセツト端
子に高速動作時の動作下限電圧検出回路を接続
し、上記第2のリセツト端子に低速動作時の動作
下限電圧検出回路を接続することを特徴とするリ
セツト制御装置である。
状態を示すクロツク切換信号を出力するクロツク
切換装置と、上記クロツク切換信号の制御により
高速クロツク使用時のみ有効となる第1のリセツ
ト端子と使用クロツクにかかわらず有効となる第
2のリセツト端子を備え、上記第1のリセツト端
子に高速動作時の動作下限電圧検出回路を接続
し、上記第2のリセツト端子に低速動作時の動作
下限電圧検出回路を接続することを特徴とするリ
セツト制御装置である。
作 用
本発明は上記の構成により、高速動作時の動作
下限電圧が低速動作時の動作下限電圧より高いと
すると、電源電圧が高速動作時下限電圧より小さ
くなると高速クロツク使用時は高速動作時の動作
下限電圧検出回路により上記第1のリセツト端子
にリセツト信号が与えられてプロセツサはリセツ
トされるが、低速クロツク使用時はクロツク切換
信号の制御により第1のリセツト端子は無効であ
りプロセツサはリセツトされない。さらに低速ク
ロツク使用時に、電源電圧が低速動作時下限電圧
より小さくなると、低速動作時の動作下限電圧検
出回路により上記第2のリセツト端子にリセツト
信号が与えられ、プロセツサはリセツトされる。
下限電圧が低速動作時の動作下限電圧より高いと
すると、電源電圧が高速動作時下限電圧より小さ
くなると高速クロツク使用時は高速動作時の動作
下限電圧検出回路により上記第1のリセツト端子
にリセツト信号が与えられてプロセツサはリセツ
トされるが、低速クロツク使用時はクロツク切換
信号の制御により第1のリセツト端子は無効であ
りプロセツサはリセツトされない。さらに低速ク
ロツク使用時に、電源電圧が低速動作時下限電圧
より小さくなると、低速動作時の動作下限電圧検
出回路により上記第2のリセツト端子にリセツト
信号が与えられ、プロセツサはリセツトされる。
実施例
第1図は本発明のマイクロプロセツサのリセツ
ト制御回路の実施例のブロツク図を示す。
ト制御回路の実施例のブロツク図を示す。
第1図において、1はリセツト端子A、2はリ
セツト端子B、3はリセツト端子A1の出力を反
転するNOTゲート、4は高速クロツク又は低速
クロツクの切換信号Cを出力するクロツク切換制
御部、5は上記リセツト端子B2の入力信号と上
記クロツク切換制御部4の出力cを入力する
NORゲート、6は上記NOTゲート3の出力と上
記NORゲート5の出力を入力とするNORゲー
ト、7は上記NORゲート6の出力をリセツト入
力とし、入力dが“L”の時プロセツサのリセツ
トシーケンスを生成するリセツトシーケンス生成
部、8は3.5V検出回路であり、その出力は上記
リセツト端子A1に接続され、9は4.5Vは検出
回路でありその出力はリセツト端子B2に接続さ
れている。電源電圧は通常5.0Vで使用するもの
とする。
セツト端子B、3はリセツト端子A1の出力を反
転するNOTゲート、4は高速クロツク又は低速
クロツクの切換信号Cを出力するクロツク切換制
御部、5は上記リセツト端子B2の入力信号と上
記クロツク切換制御部4の出力cを入力する
NORゲート、6は上記NOTゲート3の出力と上
記NORゲート5の出力を入力とするNORゲー
ト、7は上記NORゲート6の出力をリセツト入
力とし、入力dが“L”の時プロセツサのリセツ
トシーケンスを生成するリセツトシーケンス生成
部、8は3.5V検出回路であり、その出力は上記
リセツト端子A1に接続され、9は4.5Vは検出
回路でありその出力はリセツト端子B2に接続さ
れている。電源電圧は通常5.0Vで使用するもの
とする。
以上のように構成された本実施例のリセツト回
路について以下その動作について説明する。
路について以下その動作について説明する。
クロツク切換制御部4は、高速クロツクと低速
クロツクの切換信号Cを発生する、クロツク切換
信号Cは、高速クロツク使用時に“L”となり、
低速クロツク使用時に“H”となる。従つて、高
速クロツク使用時、即ちクロツク切換信号が
“L”のときは、リセツト端子B2がLになると
NORゲート5の出力が“H”となり、従つて
NORゲート6の出力が“L”となるためリセツ
トシーケンス生成部7によつてプロセツサはリセ
ツトされる。しかし、低速クロツク使用時は、ク
ロツク切換信号CがH”となるためリセツト端子
B2が“L”となつてもプロセツサはリセツトさ
れない。
クロツクの切換信号Cを発生する、クロツク切換
信号Cは、高速クロツク使用時に“L”となり、
低速クロツク使用時に“H”となる。従つて、高
速クロツク使用時、即ちクロツク切換信号が
“L”のときは、リセツト端子B2がLになると
NORゲート5の出力が“H”となり、従つて
NORゲート6の出力が“L”となるためリセツ
トシーケンス生成部7によつてプロセツサはリセ
ツトされる。しかし、低速クロツク使用時は、ク
ロツク切換信号CがH”となるためリセツト端子
B2が“L”となつてもプロセツサはリセツトさ
れない。
一方、リセツト端子A1が“L”となると、
NOTゲート3の出力が“H”となり、従つて
NORゲート6の出力が“L”となるため、使用
クロツクにかかわらずプロセツサはリセツトされ
る。
NOTゲート3の出力が“H”となり、従つて
NORゲート6の出力が“L”となるため、使用
クロツクにかかわらずプロセツサはリセツトされ
る。
3.5V検出回路8は、電源電圧が3.5Vより小さ
くなると“L”を出力し、3.5V以上の時“H”
を出力する。また、4.5V検出回路9は、電源電
圧が4.5Vより小さくなると“L”を出力し、
4.5V以上の時“H”を出力する。
くなると“L”を出力し、3.5V以上の時“H”
を出力する。また、4.5V検出回路9は、電源電
圧が4.5Vより小さくなると“L”を出力し、
4.5V以上の時“H”を出力する。
なおプロセツサがリセツトされた時、クロツク
は高速クロツクがセレクトされるものとする。
は高速クロツクがセレクトされるものとする。
第2図に、高速クロツクを使用した場合の電源
電圧の変化に対するタイミングチヤートを示す。
電圧の変化に対するタイミングチヤートを示す。
同図中aはリセツト端子A1の状態、bはリセ
ツト端子Bの状態、cはクロツク切換制御部4の
出力であるクロツク切換信号、dはリセツトシー
ケンス生成部7の入力の状態を示す。
ツト端子Bの状態、cはクロツク切換制御部4の
出力であるクロツク切換信号、dはリセツトシー
ケンス生成部7の入力の状態を示す。
電源電圧が4.5Vより小さいときは、リセツト
端子B2の入力bは“L”であり、高速クロツク
使用時はクロツク切換信号Cは“L”なので、プ
ロセツサはリセツトされ、電源電圧が4.5V以上
になればリセツトは解除されて高速動作が行なわ
れる。即ち高速クロツク発振時は電源電圧が
4.5Vより小さくなるとリセツトされる。
端子B2の入力bは“L”であり、高速クロツク
使用時はクロツク切換信号Cは“L”なので、プ
ロセツサはリセツトされ、電源電圧が4.5V以上
になればリセツトは解除されて高速動作が行なわ
れる。即ち高速クロツク発振時は電源電圧が
4.5Vより小さくなるとリセツトされる。
第3図に、低速クロツクに切換えた場合の電源
電圧の変化に対するタイミングチヤートを示す。
電圧の変化に対するタイミングチヤートを示す。
同図中の信号名は第2図と同一である。
パワーオンリセツトの時は、高速クロツクがセ
レクトされるので、電源電圧が4.5Vより小さい
時はプロセツサはリセツトシーケンスの中にあ
る。電源電圧が4.5V以上になるとリセツト信号
a,b共に“H”となるので、高速クロツクによ
る動作が行なわれる。次に命令によりクロツクを
切換えて低速クロツクを使用すると、クロツク切
換信号Cは“H”となり、リセツト端子B2の状
態はリセツトに関して無効となる。従つてこの時
は、リセツト端子A1の状態によりリセツトが行
なわれる。即ち低速クロツクを使用している場合
は、電源電圧が3.5Vより小さくなつた時点でリ
セツトが行なわれる。
レクトされるので、電源電圧が4.5Vより小さい
時はプロセツサはリセツトシーケンスの中にあ
る。電源電圧が4.5V以上になるとリセツト信号
a,b共に“H”となるので、高速クロツクによ
る動作が行なわれる。次に命令によりクロツクを
切換えて低速クロツクを使用すると、クロツク切
換信号Cは“H”となり、リセツト端子B2の状
態はリセツトに関して無効となる。従つてこの時
は、リセツト端子A1の状態によりリセツトが行
なわれる。即ち低速クロツクを使用している場合
は、電源電圧が3.5Vより小さくなつた時点でリ
セツトが行なわれる。
以上のように本実施例によれば、クロツク切換
信号が“L”の時即ち高速クロツクを使用中のみ
有効となるリセツト端子B2と、使用クロツクに
かかわらず有効となるリセツト端子A1を設け、
リセツト端子B2には4.5V検出回路を接続し、
リセツト端子A1には3.5V検出回路を接続する
ことにより、高速クロツク使用時には電源電圧が
4.5Vより小さくなるとリセツトして、高速動作
時の電源異常時に確実にリセツトを行ない、低速
クロツク使用時即ちパワーセーブ動作の時は、電
源電圧が3.5Vより小さくなつた時にリセツトを
かけ、低速動作時には電源変動に対してマージン
をもたせることができる。
信号が“L”の時即ち高速クロツクを使用中のみ
有効となるリセツト端子B2と、使用クロツクに
かかわらず有効となるリセツト端子A1を設け、
リセツト端子B2には4.5V検出回路を接続し、
リセツト端子A1には3.5V検出回路を接続する
ことにより、高速クロツク使用時には電源電圧が
4.5Vより小さくなるとリセツトして、高速動作
時の電源異常時に確実にリセツトを行ない、低速
クロツク使用時即ちパワーセーブ動作の時は、電
源電圧が3.5Vより小さくなつた時にリセツトを
かけ、低速動作時には電源変動に対してマージン
をもたせることができる。
なお、本実施例においてシステムクロツクを高
速クロツクにした時の動作下限電圧を4.5V、低
速クロツクにした時の動作下限電圧を3.5Vとし
たが、これらの電圧は、この値に限るものではな
く、そのシステムの状況に応じた値に設定すれば
よいものである。
速クロツクにした時の動作下限電圧を4.5V、低
速クロツクにした時の動作下限電圧を3.5Vとし
たが、これらの電圧は、この値に限るものではな
く、そのシステムの状況に応じた値に設定すれば
よいものである。
発明の効果
以上述べてきたように、本発明によれば、きわ
めて簡単な回路構成で、高速クロツク使用時の動
作下限電源電圧と低速クロツク使用時の動作下限
電源電圧を設定することができ、その実用的効果
はきわめて大なるものがある。
めて簡単な回路構成で、高速クロツク使用時の動
作下限電源電圧と低速クロツク使用時の動作下限
電源電圧を設定することができ、その実用的効果
はきわめて大なるものがある。
第1図は本発明における一実施例のリセツト制
御装置のブロツク図、第2図は同実施例の高速ク
ロツク使用時の電源電圧の変化に対する動作波形
図、第3図は同実施例の高速クロツクから低速ク
ロツクに切換えた場合の電源電圧の変化に対する
動作波形図である。 1……リセツト端子A、2……リセツト端子
B、4……クロツク切換制御部。
御装置のブロツク図、第2図は同実施例の高速ク
ロツク使用時の電源電圧の変化に対する動作波形
図、第3図は同実施例の高速クロツクから低速ク
ロツクに切換えた場合の電源電圧の変化に対する
動作波形図である。 1……リセツト端子A、2……リセツト端子
B、4……クロツク切換制御部。
Claims (1)
- 1 高速クロツクと低速クロツクの使用状態を示
すクロツク切換信号を出力するクロツク切換回路
と、上記クロツク切換信号の制御により高速クロ
ツク使用時のみ有効となる第1のリセツト端子
と、使用クロツクにかかわらず有効となる第2の
リセツト端子と備えたことを特徴とするリセツト
制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59250803A JPS61128309A (ja) | 1984-11-28 | 1984-11-28 | リセツト制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59250803A JPS61128309A (ja) | 1984-11-28 | 1984-11-28 | リセツト制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61128309A JPS61128309A (ja) | 1986-06-16 |
| JPH0332805B2 true JPH0332805B2 (ja) | 1991-05-14 |
Family
ID=17213280
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59250803A Granted JPS61128309A (ja) | 1984-11-28 | 1984-11-28 | リセツト制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61128309A (ja) |
-
1984
- 1984-11-28 JP JP59250803A patent/JPS61128309A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61128309A (ja) | 1986-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0351002B2 (ja) | ||
| JPS6326716A (ja) | 中央処理装置 | |
| JPH0332805B2 (ja) | ||
| JPS61262827A (ja) | 半導体集積回路装置 | |
| JP3564950B2 (ja) | 半導体集積回路 | |
| JPH0519911A (ja) | 電源回路 | |
| KR930002300B1 (ko) | 컴퓨터의 스탠바이 기능 구현방법 | |
| JPH10333923A (ja) | マイクロコンピュータの割込み制御回路 | |
| JPH0445064Y2 (ja) | ||
| JPH01211013A (ja) | マイクロプロセッサのスタンバイ回路 | |
| JP3011205U (ja) | メモリic用保護回路 | |
| JPH05324867A (ja) | マイクロコンピュータ | |
| JPH0516734Y2 (ja) | ||
| JPS62235673A (ja) | マイクロコンピユ−タ | |
| JPS63180118A (ja) | 電力制御回路 | |
| JPH0644209B2 (ja) | バス変換装置 | |
| JP2580673B2 (ja) | 電源制御装置 | |
| JPH02143947A (ja) | 磁気ディスク装置の電源供給回路 | |
| JPH05165543A (ja) | クロック補償回路を備えた半導体集積回路 | |
| JPS6134634B2 (ja) | ||
| JP3009236B2 (ja) | デバイスの活性保守方式 | |
| JPH04167113A (ja) | 情報処理装置 | |
| JPS63308602A (ja) | アクトスタンバイ切替回路 | |
| JPS63292260A (ja) | ダイレクトメモリアクセス回路 | |
| JPS6373410A (ja) | 電源制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |