JPS6288425A - 半導体デバイスの駆動回路 - Google Patents
半導体デバイスの駆動回路Info
- Publication number
- JPS6288425A JPS6288425A JP60229607A JP22960785A JPS6288425A JP S6288425 A JPS6288425 A JP S6288425A JP 60229607 A JP60229607 A JP 60229607A JP 22960785 A JP22960785 A JP 22960785A JP S6288425 A JPS6288425 A JP S6288425A
- Authority
- JP
- Japan
- Prior art keywords
- current
- power supply
- circuit
- inductance
- semiconductor switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Thyristor Switches And Gates (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、サイリスタＧＴＯサイリスク（ゲートターン
オフサイリスク）、トランジスタなどの電流駆動形半導
体デバイスの駆動回路に関する。
オフサイリスク）、トランジスタなどの電流駆動形半導
体デバイスの駆動回路に関する。
かかる半導体デバイスとしてＧＴＯサイリスクを例にと
ると、従来第３図に示すようにＧＴＯサイリスタ６のゲ
ート、カソード間にはオン側電源回路とオフ側電源回路
とが並列に接続され、このうちオン側電源回路ではオン
側直流電源１、抵抗５及び半導体スイッチ３を端子に直
列に接続して構成し、オフ側電源回路ではオフ側直流電
源１と半導体スイッチ４とを直列に接続している。
ると、従来第３図に示すようにＧＴＯサイリスタ６のゲ
ート、カソード間にはオン側電源回路とオフ側電源回路
とが並列に接続され、このうちオン側電源回路ではオン
側直流電源１、抵抗５及び半導体スイッチ３を端子に直
列に接続して構成し、オフ側電源回路ではオフ側直流電
源１と半導体スイッチ４とを直列に接続している。
このようにしてオン側電源回路では、半導体スイッチ３
が閉じたときに電源１から流れる出力電流を抵抗５によ
り制限してゲートに与える。
が閉じたときに電源１から流れる出力電流を抵抗５によ
り制限してゲートに与える。
しかし、前記従来回路では、オン側出力電流の制限用に
抵抗５を用いているため、この抵抗５が損失を発生し、
特に大容量のＧＴＯサイリスクの場合にはこの抵抗５で
の損失が増大して抵抗自体が大型化し、ひいてはプリン
ト基板内にこの抵抗５が納まらず、回路全体が大型化し
てしまうという欠点があった。
抵抗５を用いているため、この抵抗５が損失を発生し、
特に大容量のＧＴＯサイリスクの場合にはこの抵抗５で
の損失が増大して抵抗自体が大型化し、ひいてはプリン
ト基板内にこの抵抗５が納まらず、回路全体が大型化し
てしまうという欠点があった。
本発明の目的は、出力電流の制限を抵抗を用いずにすむ
ので、損失が少なく小型化される半導体デバイスの駆動
回路を提供することにある。
ので、損失が少なく小型化される半導体デバイスの駆動
回路を提供することにある。
本発明は前記目的を達成するため、電流駆動形半導体デ
バイスへの駆動電流出力回路にインダクタンスを介在さ
せ、また、このインダクタンスにかかる電圧を正負に交
互に切換える手段を設けたことを要旨とするものである
。
バイスへの駆動電流出力回路にインダクタンスを介在さ
せ、また、このインダクタンスにかかる電圧を正負に交
互に切換える手段を設けたことを要旨とするものである
。
本発明によれば、半導体デバイスへの駆動出力電流をイ
ンダクタンスを介して流し、この出力電流の制御は、こ
のインダクタンスの電圧を交互に正負にすることによっ
て行なう。その結果、回路の効率向上及び小型化が得ら
れる。
ンダクタンスを介して流し、この出力電流の制御は、こ
のインダクタンスの電圧を交互に正負にすることによっ
て行なう。その結果、回路の効率向上及び小型化が得ら
れる。
以下、図面について本発明の実施例を詳細に説明する。
第１図は本発明の半導体デバイスの駆動回路の第１実施
例を示すもので、前記従来例を示す第３図と同様、ＧＴ
Ｏサイリスク６の駆動回路の場合である。
例を示すもので、前記従来例を示す第３図と同様、ＧＴ
Ｏサイリスク６の駆動回路の場合である。
本発明では、インダクタンス９が駆動電流出力回路中で
、オン側直流電源１と直列にＧＴＯサイリスタ６のゲー
ト、カソード端子に対して接続され、さらにこのオン側
直流電源１と半導体スイッチ３の直列回路と並列に減流
用直流電源７と半導体スイッチ８の直列回路が接続され
ている。
、オン側直流電源１と直列にＧＴＯサイリスタ６のゲー
ト、カソード端子に対して接続され、さらにこのオン側
直流電源１と半導体スイッチ３の直列回路と並列に減流
用直流電源７と半導体スイッチ８の直列回路が接続され
ている。
また、前記インダクタンス９とＧＴＯサイリスタ６のゲ
ート間に電流検出器１０が設けられ、その出力側に比較
演算器Ｉｆが接続され、該比較演算器１１の出力側には
論理反転器１２を介して半導体スイッチ８が、及び直接
に半導体スイッチ３が接続される。
ート間に電流検出器１０が設けられ、その出力側に比較
演算器Ｉｆが接続され、該比較演算器１１の出力側には
論理反転器１２を介して半導体スイッチ８が、及び直接
に半導体スイッチ３が接続される。
次に動作について説明すると、半導体スイッチ３を閉じ
るとオン側直流電源１からの電流がＧＴＯサイリスタ６
のゲートに加えられオンするが、この場合、インダクタ
ンス９の電流ｉを、半導体スイッチ３を閉した時オン側
直流電源ｌによって増加させ、半導体スイッチ８を閉し
た時減流用直流電源７によって減少させることによって
、ｊの平均値を制御することができる。ただし、半導体
スイッチ３及び８番よ同時ムこけ閉しないものとする。
るとオン側直流電源１からの電流がＧＴＯサイリスタ６
のゲートに加えられオンするが、この場合、インダクタ
ンス９の電流ｉを、半導体スイッチ３を閉した時オン側
直流電源ｌによって増加させ、半導体スイッチ８を閉し
た時減流用直流電源７によって減少させることによって
、ｊの平均値を制御することができる。ただし、半導体
スイッチ３及び８番よ同時ムこけ閉しないものとする。
また、出力電流ｉの平均値を制御するために、電流検出
器１０の出力信号Ｉと設定電流値■＊を比較演算１１で
比較、演算して半導体スイッチ３及び８のオン幅制御を
行なう。ただし、論理反転器１２は半導体スイッチ３の
オン、オフに対して半導体スイッチ８をオン、オフさせ
るために用いる。
器１０の出力信号Ｉと設定電流値■＊を比較演算１１で
比較、演算して半導体スイッチ３及び８のオン幅制御を
行なう。ただし、論理反転器１２は半導体スイッチ３の
オン、オフに対して半導体スイッチ８をオン、オフさせ
るために用いる。
第２図は本発明の駆動回路の第２実施例を示すもので、
前記第１図の第１実施例と相違する点は、減流用直流電
源として第３図に示したオフ側直流電源２を用い、回路
の共通化を行なったものであり、さらに、インダクタン
ス９に半導体スイッチ１３を並列に接続し、ＧＴＯサイ
リスタ６をオフさせる場合には半導体スイッチ４のみな
らず、この半導体スイッチ１３をも閉じるようにした点
で、これにより半導体スイッチ１３がない時に比べより
急しゅんな負の出力電流が得られる。
前記第１図の第１実施例と相違する点は、減流用直流電
源として第３図に示したオフ側直流電源２を用い、回路
の共通化を行なったものであり、さらに、インダクタン
ス９に半導体スイッチ１３を並列に接続し、ＧＴＯサイ
リスタ６をオフさせる場合には半導体スイッチ４のみな
らず、この半導体スイッチ１３をも閉じるようにした点
で、これにより半導体スイッチ１３がない時に比べより
急しゅんな負の出力電流が得られる。
なお、前記第１実施例、第２実施例いずれの場合もイン
ダクタンス９は、半導体スイッチ３および８．又は４の
スイッチ周波数が充分高い時には、配線インダクタンス
分のみで充分である。
ダクタンス９は、半導体スイッチ３および８．又は４の
スイッチ周波数が充分高い時には、配線インダクタンス
分のみで充分である。
以上述べたように本発明の半導体デバイスの駆動回路は
、従来の減流抵抗を用いた駆動回路に比べて抵抗による
損失がな（なるので、効率が向上し、さらに回路全体が
小型化されるものである。
、従来の減流抵抗を用いた駆動回路に比べて抵抗による
損失がな（なるので、効率が向上し、さらに回路全体が
小型化されるものである。
第１図は本発明の半導体デバイスの駆動回路の第１実施
例を示す回路図、第２図は同上第２実施例を示す回路図
、第３図は従来例を示す回路図である。 １・・・オン側直流電源 ２・・・オフ側直流電源３
・・・半導体スイッチ ４・・・半導体スイッチ５・
・・抵抗 ６・・・ＧＴＯザイリスタ７・
・・減流用直流電源 ８・・・半導体スイッチ９・・
・インダクタンス １０・・・電流検出器１１・・・
比較演算器 １２・・・論理反転器１３・・・半
導体スイッチ
例を示す回路図、第２図は同上第２実施例を示す回路図
、第３図は従来例を示す回路図である。 １・・・オン側直流電源 ２・・・オフ側直流電源３
・・・半導体スイッチ ４・・・半導体スイッチ５・
・・抵抗 ６・・・ＧＴＯザイリスタ７・
・・減流用直流電源 ８・・・半導体スイッチ９・・
・インダクタンス １０・・・電流検出器１１・・・
比較演算器 １２・・・論理反転器１３・・・半
導体スイッチ
Claims (1)
- 電流駆動形半導体デバイスへの駆動電流出力回路にイン
ダクタンスを介在させ、また、このインダクタンスにか
かる電圧を正負に交互に切換える手段を設けたことを特
徴とする半導体デバイスの駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60229607A JPS6288425A (ja) | 1985-10-14 | 1985-10-14 | 半導体デバイスの駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60229607A JPS6288425A (ja) | 1985-10-14 | 1985-10-14 | 半導体デバイスの駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6288425A true JPS6288425A (ja) | 1987-04-22 |
| JPH0473807B2 JPH0473807B2 (ja) | 1992-11-24 |
Family
ID=16894826
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60229607A Granted JPS6288425A (ja) | 1985-10-14 | 1985-10-14 | 半導体デバイスの駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6288425A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001013501A1 (en) * | 1999-08-13 | 2001-02-22 | York International Corporation | Highly efficient driver circuit for a solid state switch |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56166635A (en) * | 1980-05-26 | 1981-12-21 | Hitachi Ltd | Gate circuit of gate turn-off thyristor |
| JPS5769482U (ja) * | 1980-10-13 | 1982-04-26 |
-
1985
- 1985-10-14 JP JP60229607A patent/JPS6288425A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56166635A (en) * | 1980-05-26 | 1981-12-21 | Hitachi Ltd | Gate circuit of gate turn-off thyristor |
| JPS5769482U (ja) * | 1980-10-13 | 1982-04-26 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001013501A1 (en) * | 1999-08-13 | 2001-02-22 | York International Corporation | Highly efficient driver circuit for a solid state switch |
| US6404265B1 (en) | 1999-08-13 | 2002-06-11 | York International Corporation | Highly efficient driver circuit for a solid state switch |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0473807B2 (ja) | 1992-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000197371A (ja) | インバ―タ装置 | |
| JPH03107328A (ja) | 電力変換装置のスナバ回路 | |
| JPH05328746A (ja) | 電圧形スイッチング素子制御方法およびその装置 | |
| US4547686A (en) | Hybrid power semiconductor switch | |
| JPS62159515A (ja) | 複合半導体装置 | |
| JPS6288425A (ja) | 半導体デバイスの駆動回路 | |
| JPH03243119A (ja) | オア回路 | |
| JPS60107917A (ja) | 複合形半導体スイッチ | |
| JPH0634595B2 (ja) | インバ−タ回路 | |
| JPH10209832A (ja) | 半導体スイッチ回路 | |
| US4947079A (en) | Notch cutting circuit with minimal power dissipation | |
| JPH05167409A (ja) | 電気負荷の駆動回路 | |
| JPS625539B2 (ja) | ||
| JP3416065B2 (ja) | 半導体素子の駆動回路 | |
| JPH0356064A (ja) | 電力用半導体素子の駆動回路 | |
| JP2805349B2 (ja) | スイッチング回路 | |
| JP2649360B2 (ja) | ゲート・ターン・オフ・サイリスタの並列接続体 | |
| JPS6349099Y2 (ja) | ||
| JPH0847158A (ja) | 短絡回路 | |
| JPS59225A (ja) | 双方向性制御回路 | |
| JPS63161724A (ja) | ドライバ回路 | |
| JPH05276000A (ja) | パワーデバイスの駆動回路 | |
| JPH0257376B2 (ja) | ||
| JPH04351113A (ja) | インバータ装置 | |
| JP2001078458A (ja) | 単相整流装置 |