JPS628988B2 - - Google Patents
Info
- Publication number
- JPS628988B2 JPS628988B2 JP52083322A JP8332277A JPS628988B2 JP S628988 B2 JPS628988 B2 JP S628988B2 JP 52083322 A JP52083322 A JP 52083322A JP 8332277 A JP8332277 A JP 8332277A JP S628988 B2 JPS628988 B2 JP S628988B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- point
- base
- agc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Television Receiver Circuits (AREA)
Description
【発明の詳細な説明】
本発明はテレビジヨン等に用いられる集積回路
化AGC回路に関し、低温時等のいかなる環境下
にあつても安定な動作をする集積回路化された
AGC回路を提供することを目的とするものであ
る。
化AGC回路に関し、低温時等のいかなる環境下
にあつても安定な動作をする集積回路化された
AGC回路を提供することを目的とするものであ
る。
従来これら集積回路化（以下IC化と呼ぶ）さ
れたAGC回路は第１図に示されるような回路構
成をしているものがある。
れたAGC回路は第１図に示されるような回路構
成をしているものがある。
第１図において、トランジスタQ1〜Q3はAGC
用制御電圧発生部１００、トランジスタQ4，Q5
はその制御電圧により利得を制御される電子アテ
ネータ部１０１で、ICのピン５に印加された高
周波信号VinはトランジスタQ6で増幅されて前記
電子アテネータ部１０１に加わり、利得制御さ
れ、一定振幅をもつた信号Voutとしてピン６に
出力され、これが映像検波器（図示せず）で検波
され、一定の出力をもつた復調出力が得られる。
用制御電圧発生部１００、トランジスタQ4，Q5
はその制御電圧により利得を制御される電子アテ
ネータ部１０１で、ICのピン５に印加された高
周波信号VinはトランジスタQ6で増幅されて前記
電子アテネータ部１０１に加わり、利得制御さ
れ、一定振幅をもつた信号Voutとしてピン６に
出力され、これが映像検波器（図示せず）で検波
され、一定の出力をもつた復調出力が得られる。
ここで各部の動作について説明する。トランジ
スタQ1，Q2は一種の差動増幅器を構成し、トラ
ンジスタQ1のベースにはピン１よりリフアレン
ス電圧Vrefが、トランジスタQ2のベースにはピ
ン３より映像検波器により検波された映像信号
Vdetが印加されている。この電圧関係を第２図
に示す。第２図ＡにおいてVref＜Vdetの時は、
トランジスタQ1はカツトオフとなつており、(a)
点の電位Vaは第２図Ｂのようにピン７の電圧
Vcc′のままであり、トランジスタQ3はまたカツ
トオフとなつている。次にVref＞Vdet（すなわ
ち検波出力の同期信号期間）となるとトランジス
タQ1は導通し始め、(a)点の電位は第２図Ｂのよ
うに下り、トランジスタQ3には第２図Ｃに示す
ような電流ic３が流れピン４に接続されたコンデ
ンサC1を充電し、第２図Ｄに示すようなｂ点の
電圧Vbが利得制御用電圧としてQ4，Q5で構成さ
れる電子アテネータ部１０１に印加される。ここ
でR1は放電抵抗である。
スタQ1，Q2は一種の差動増幅器を構成し、トラ
ンジスタQ1のベースにはピン１よりリフアレン
ス電圧Vrefが、トランジスタQ2のベースにはピ
ン３より映像検波器により検波された映像信号
Vdetが印加されている。この電圧関係を第２図
に示す。第２図ＡにおいてVref＜Vdetの時は、
トランジスタQ1はカツトオフとなつており、(a)
点の電位Vaは第２図Ｂのようにピン７の電圧
Vcc′のままであり、トランジスタQ3はまたカツ
トオフとなつている。次にVref＞Vdet（すなわ
ち検波出力の同期信号期間）となるとトランジス
タQ1は導通し始め、(a)点の電位は第２図Ｂのよ
うに下り、トランジスタQ3には第２図Ｃに示す
ような電流ic３が流れピン４に接続されたコンデ
ンサC1を充電し、第２図Ｄに示すようなｂ点の
電圧Vbが利得制御用電圧としてQ4，Q5で構成さ
れる電子アテネータ部１０１に印加される。ここ
でR1は放電抵抗である。
この時なんらかの原因により検波出力が大きく
なると、トランジスタQ1はより導通し、(a)点の
電位Vaはさらに下り、その結果電流ic３も大き
くなり、(b)点の電圧も高くなる。すなわち(b)点の
電圧はピン１に印加される電圧Vrefとピン３に
加わる検波出力Vdetの大小関係に依存し、検波
〓〓〓〓〓
出力Vdetが大きくなると、(b)点の電圧は上昇す
る。
なると、トランジスタQ1はより導通し、(a)点の
電位Vaはさらに下り、その結果電流ic３も大き
くなり、(b)点の電圧も高くなる。すなわち(b)点の
電圧はピン１に印加される電圧Vrefとピン３に
加わる検波出力Vdetの大小関係に依存し、検波
〓〓〓〓〓
出力Vdetが大きくなると、(b)点の電圧は上昇す
る。
一方、トランジスタQ4，Q5で構成される電子
アテネータ部１０１はまた一種の差動増幅器とな
つており、その伝達特性は周知のように第３図に
示すようになつている。すなわちトランジスタ
Q4，Q5のベース点の(d)、(c)の電圧Vd，Vcにより
そのコンダクタンスは変化し、トランジスタQ5
のコンダクタンスはVd＜Vcの時は大きく、逆に
Vd＞Vcの時は小さくなる。またトランジスタQ4
のコンダクタンスはそれと逆になる。ここで(d)点
の電圧Vdは、抵抗Rc３に流れる電流はトランジ
スタQ4のベース電流であることから極く小さ
く、従つて抵抗Rc３による電圧降下は無視でき
るので、(b)点の電圧にほぼ等しくなる。(b)点の電
圧は前述のように検波出力の大小に依存し、検波
出力Vdetが大きくなると高くなる。そのためト
ランジスタQ5のコンダクタンスは小さくなる。
アテネータ部１０１はまた一種の差動増幅器とな
つており、その伝達特性は周知のように第３図に
示すようになつている。すなわちトランジスタ
Q4，Q5のベース点の(d)、(c)の電圧Vd，Vcにより
そのコンダクタンスは変化し、トランジスタQ5
のコンダクタンスはVd＜Vcの時は大きく、逆に
Vd＞Vcの時は小さくなる。またトランジスタQ4
のコンダクタンスはそれと逆になる。ここで(d)点
の電圧Vdは、抵抗Rc３に流れる電流はトランジ
スタQ4のベース電流であることから極く小さ
く、従つて抵抗Rc３による電圧降下は無視でき
るので、(b)点の電圧にほぼ等しくなる。(b)点の電
圧は前述のように検波出力の大小に依存し、検波
出力Vdetが大きくなると高くなる。そのためト
ランジスタQ5のコンダクタンスは小さくなる。
一方ピン５より印加される高周波信号はトラン
ジスタQ6により増幅されるが、電子アテネータ
部１０１のトランジスタQ4，Q5のコンダクタン
ス比に分割され、ピン６に増幅された出力Vout
を与える。この時トランジスタQ5のコンダクタ
ンスが小さければその出力Voutは小さく、すな
わち検波出力Vdetが大きければVoutは小さくな
る。この増幅された出力voutが次に続く映像検波
器にて復調され、Voutが小さければ、その復調
出力Vdetも小さくなる。
ジスタQ6により増幅されるが、電子アテネータ
部１０１のトランジスタQ4，Q5のコンダクタン
ス比に分割され、ピン６に増幅された出力Vout
を与える。この時トランジスタQ5のコンダクタ
ンスが小さければその出力Voutは小さく、すな
わち検波出力Vdetが大きければVoutは小さくな
る。この増幅された出力voutが次に続く映像検波
器にて復調され、Voutが小さければ、その復調
出力Vdetも小さくなる。
このように復調出力Vdetにより電子アテネー
タ部１０１のトランジスタQ5のコンダクタンス
は制御され、その出力を一定に保つ。すなわち
AGC動作を行なつている。
タ部１０１のトランジスタQ5のコンダクタンス
は制御され、その出力を一定に保つ。すなわち
AGC動作を行なつている。
ここでIC全体の電源Vcc′は、デカツプリング
回路R2，C2によりVccの電源インピーダンスを下
げて、ピン７から供給されているが、前述したよ
うにic３が流れる期間、すなわち検波出力Vdetの
同期信号期間の時に電流は増加する。
回路R2，C2によりVccの電源インピーダンスを下
げて、ピン７から供給されているが、前述したよ
うにic３が流れる期間、すなわち検波出力Vdetの
同期信号期間の時に電流は増加する。
次に低温時での動作を考えると周知のように一
般に電解コンデンサはCR損が増加し、−20℃のよ
うな低温においては、その容量値により相違する
が、例えば数百μＦの容量値でも数Ωに達するこ
とも珍らしくはない。
般に電解コンデンサはCR損が増加し、−20℃のよ
うな低温においては、その容量値により相違する
が、例えば数百μＦの容量値でも数Ωに達するこ
とも珍らしくはない。
低温時でのデカツプリング回路は第４図に示さ
れるようにコンデンサC2のCR損が増加し、コン
デンサC2に直列にR′が入つたようになつてい
る。この時前述したように検波出力Vdetの同期
信号期間中にic３が流れると、ピン７の電圧
Vcc′はデカツプリング用のコンデンサC2の低温
時のCR損の増加のため、電源インピーダンスが
上つたことになり、この期間中電圧は下がる。す
ると、(c)点の電圧、すなわちトランジスタQ5の
ベース電位も下がるが、トランジスタQ4のベー
ス電位はコンデンサC1のためにこの瞬時には一
定の電圧を保持しているので、(c)点の電圧の低下
がトランジスタQ5のコンダクタンスを小さく
し、その出力Voutを一時的に小さくするように
働く。このVoutが映像検波器にて復調されて検
波出力Vdetになるが、前述の理由のため一時的
に大きくなる。すると前述したVdetとVrefの関
係からトランジスタQ3の電流ic３が減少し、(b)点
の電位すなわち(d)点の電位を下げると同時にピン
７の電位Vcc′を上昇させ、(c)点すなわちトラン
ジスタQ5のベース電位を上昇させる。するとト
ランジスタQ5のコンダクタンスは増加し、その
出力であるVoutを一時的に大きくする。この出
力Voutが映像検波器にて復調されて検波出力
Vdetは一時的に小さくなる。そこで今度は逆に
トランジスタQ3の電流ic３が増加し、(b)点の電位
を上昇させると同時に、ピン７の電位Vcc′を下
げる。するとトランジスタQ5のコンダクタンス
を小さくし、等々と前述したようなことが生じ、
検波出力Vdetはこの期間中第５図に示すように
大きくなつたり、小さくなつたりして振動するこ
とになる。
れるようにコンデンサC2のCR損が増加し、コン
デンサC2に直列にR′が入つたようになつてい
る。この時前述したように検波出力Vdetの同期
信号期間中にic３が流れると、ピン７の電圧
Vcc′はデカツプリング用のコンデンサC2の低温
時のCR損の増加のため、電源インピーダンスが
上つたことになり、この期間中電圧は下がる。す
ると、(c)点の電圧、すなわちトランジスタQ5の
ベース電位も下がるが、トランジスタQ4のベー
ス電位はコンデンサC1のためにこの瞬時には一
定の電圧を保持しているので、(c)点の電圧の低下
がトランジスタQ5のコンダクタンスを小さく
し、その出力Voutを一時的に小さくするように
働く。このVoutが映像検波器にて復調されて検
波出力Vdetになるが、前述の理由のため一時的
に大きくなる。すると前述したVdetとVrefの関
係からトランジスタQ3の電流ic３が減少し、(b)点
の電位すなわち(d)点の電位を下げると同時にピン
７の電位Vcc′を上昇させ、(c)点すなわちトラン
ジスタQ5のベース電位を上昇させる。するとト
ランジスタQ5のコンダクタンスは増加し、その
出力であるVoutを一時的に大きくする。この出
力Voutが映像検波器にて復調されて検波出力
Vdetは一時的に小さくなる。そこで今度は逆に
トランジスタQ3の電流ic３が増加し、(b)点の電位
を上昇させると同時に、ピン７の電位Vcc′を下
げる。するとトランジスタQ5のコンダクタンス
を小さくし、等々と前述したようなことが生じ、
検波出力Vdetはこの期間中第５図に示すように
大きくなつたり、小さくなつたりして振動するこ
とになる。
このため、このような構成になるICでは低温
時では検波出力Vdetの同期信号期間中で振動
し、同期が乱れる等の危険性がある。
時では検波出力Vdetの同期信号期間中で振動
し、同期が乱れる等の危険性がある。
このような事態を防ぐために従来ではデカツプ
リング用のコンデンサC2には温度特性の良い大
容量のタンタルコンデンサを用いていたが、タン
タルコンデンサは電解コンデンサより遥かに高価
であり、回路全体をコストアツプするという不都
合があつた。
リング用のコンデンサC2には温度特性の良い大
容量のタンタルコンデンサを用いていたが、タン
タルコンデンサは電解コンデンサより遥かに高価
であり、回路全体をコストアツプするという不都
合があつた。
本発明は安価な電解コンデンサを用いて低温時
にも安定に動作するIC化されたAGC回路を提供
するものである。
にも安定に動作するIC化されたAGC回路を提供
するものである。
以下本発明の一実施例を図面に基づいて説明す
る。低温時での検波出力Vdetの同期信号期間中
〓〓〓〓〓
の振動は、トランジスタQ1〜Q3で構成される
AGC用制御電圧発生部１００の電流ic３による電
圧降下がトランジスタQ4，Q5で構成される電子
アテネータ部１０１にフイートバツクされること
により生じている。これらの振動を観測すると、
同期信号期間（日本では約５μsec）に４〜５回
振動していることがわかる。そのためその周波数
は1MHZ附近であると判断される。このように低
温時での検波出力の同期信号期間中の振動の周波
数が高いことに着目すれば、低温時での振動は防
止可能である。
る。低温時での検波出力Vdetの同期信号期間中
〓〓〓〓〓
の振動は、トランジスタQ1〜Q3で構成される
AGC用制御電圧発生部１００の電流ic３による電
圧降下がトランジスタQ4，Q5で構成される電子
アテネータ部１０１にフイートバツクされること
により生じている。これらの振動を観測すると、
同期信号期間（日本では約５μsec）に４〜５回
振動していることがわかる。そのためその周波数
は1MHZ附近であると判断される。このように低
温時での検波出力の同期信号期間中の振動の周波
数が高いことに着目すれば、低温時での振動は防
止可能である。
第６図において、トランジスタQ5のベース点
(c)には電源Vcc′を抵抗R3とR4で分圧したバイヤ
ス電圧が加えられており、該(c)点はピン８に接続
され、該ピン８にはコンデンサC3が外付けされ
ている。このコンデンサC3はIC内部の前記抵抗
R3と共にローパスフイルタを構成し、前述のよ
うな低温時での検波出力Vdetの振動成分約1MHz
が電子アテネータ部１０１のトランジスタQ5の
ベース点(C)にフイードバツクされるのを防止して
いる。
(c)には電源Vcc′を抵抗R3とR4で分圧したバイヤ
ス電圧が加えられており、該(c)点はピン８に接続
され、該ピン８にはコンデンサC3が外付けされ
ている。このコンデンサC3はIC内部の前記抵抗
R3と共にローパスフイルタを構成し、前述のよ
うな低温時での検波出力Vdetの振動成分約1MHz
が電子アテネータ部１０１のトランジスタQ5の
ベース点(C)にフイードバツクされるのを防止して
いる。
以上本発明によれば、トランジスタQ4のベー
スには直流レベルのAGC用制御電圧が印加され
ているため、利得の制御が容易でまた高精度に制
御できるとともに、１個のコンデンサC3を付加
するだけで、しかも使用するコンデンサC3は防
止しようとする振動成分が1MHzと高いので小容
量で十分であるため、温度特性を良好に保持でき
るものであり、また安価なマイラーフイルムコン
デンサ等が使え、従つて低温時にあつてデカツプ
リング用電解コンデンサC2のCR損が増加しても
安定したAGC回路を安価に提供できて極めて有
利である。
スには直流レベルのAGC用制御電圧が印加され
ているため、利得の制御が容易でまた高精度に制
御できるとともに、１個のコンデンサC3を付加
するだけで、しかも使用するコンデンサC3は防
止しようとする振動成分が1MHzと高いので小容
量で十分であるため、温度特性を良好に保持でき
るものであり、また安価なマイラーフイルムコン
デンサ等が使え、従つて低温時にあつてデカツプ
リング用電解コンデンサC2のCR損が増加しても
安定したAGC回路を安価に提供できて極めて有
利である。
第１図は従来の集積回路化されたAGC回路
図、第２図は第１図のAGC用制御電圧発生部の
動作説明図、第３図は電子アテネータ部の動作説
明図、第４図は低温時での等価回路図、第５図は
低温時の動作説明図、第６図は本発明の一実施例
を示す回路図である。 １００……AGC用制御電圧発生部、１０１…
…電子アテネータ部、R3，R4……バイアス電圧
供給用分割抵抗、R3，C3……ローパスフイル
タ。 〓〓〓〓〓
図、第２図は第１図のAGC用制御電圧発生部の
動作説明図、第３図は電子アテネータ部の動作説
明図、第４図は低温時での等価回路図、第５図は
低温時の動作説明図、第６図は本発明の一実施例
を示す回路図である。 １００……AGC用制御電圧発生部、１０１…
…電子アテネータ部、R3，R4……バイアス電圧
供給用分割抵抗、R3，C3……ローパスフイル
タ。 〓〓〓〓〓
Claims (1)
- １ AGC用制御電圧発生部と、複数のトランジ
スタが差動増幅接続された電子アテネータ部によ
り構成され、該電子アテネータ部の一方の増幅器
として構成された第１のトランジスタのベースに
AGC用制御電圧を加え、他方の増幅器として構
成された第２のトランジスタのベースには電源か
ら抵抗の分割によるバイアス電圧を供給するとと
もにコンデンサを付設し、前記コンデンサと前記
抵抗により、低温時に発生する検波出力の振動成
分を前記電子アテネータ部の第２のトランジスタ
のベースにフイードバツクせしめないローパスフ
イルタを構成した集積回路化AGC回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8332277A JPS5418222A (en) | 1977-07-11 | 1977-07-11 | Agc circuit formed into integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8332277A JPS5418222A (en) | 1977-07-11 | 1977-07-11 | Agc circuit formed into integrated circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5418222A JPS5418222A (en) | 1979-02-10 |
| JPS628988B2 true JPS628988B2 (ja) | 1987-02-25 |
Family
ID=13799179
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8332277A Granted JPS5418222A (en) | 1977-07-11 | 1977-07-11 | Agc circuit formed into integrated circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5418222A (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5551352Y2 (ja) * | 1974-08-16 | 1980-11-29 |
-
1977
- 1977-07-11 JP JP8332277A patent/JPS5418222A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5418222A (en) | 1979-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0752838B2 (ja) | 集積回路 | |
| JPH0537822A (ja) | ガンマ補正回路 | |
| EP0388890B1 (en) | Reactance control circuit with a DC amplifier for minimizing a variation of a reference reactance value | |
| JPS628989B2 (ja) | ||
| JPS637044B2 (ja) | ||
| JP2002135051A (ja) | 圧電発振器 | |
| EP0903847A1 (en) | Amplifier circuit | |
| JP3020235B2 (ja) | 半導体定電圧発生回路 | |
| JP3012281B2 (ja) | 混成集積回路の機能トリミング方法 | |
| JPS61145920A (ja) | 制御可能な実効抵抗を与えるための装置、信号濾波装置および入力信号に応答して出力周波数信号を出力するための装置 | |
| JP2681303B2 (ja) | 圧電発振器 | |
| JP3272205B2 (ja) | 発振回路 | |
| JPH10200334A (ja) | 電圧制御発振器 | |
| JP2707955B2 (ja) | Ｐｌｌ回路 | |
| JP2003218634A (ja) | 発振回路 | |
| JPS61295701A (ja) | 差動増幅回路型検波器 | |
| JP2717539B2 (ja) | 電源回路 | |
| JPS60165827A (ja) | 電圧制御発振器 | |
| JPS58208821A (ja) | 定電圧発生回路 | |
| JPS61155865A (ja) | ピ−クホ−ルド回路 | |
| JP2957796B2 (ja) | 移相回路 | |
| JP3322269B2 (ja) | 利得制御回路 | |
| JP3299367B2 (ja) | パルス発生回路 | |
| JPH0611087B2 (ja) | 電圧制御発振回路 | |
| JPH0148697B2 (ja) |