JPS61155865A - ピ−クホ−ルド回路 - Google Patents
ピ−クホ−ルド回路Info
- Publication number
- JPS61155865A JPS61155865A JP59276229A JP27622984A JPS61155865A JP S61155865 A JPS61155865 A JP S61155865A JP 59276229 A JP59276229 A JP 59276229A JP 27622984 A JP27622984 A JP 27622984A JP S61155865 A JPS61155865 A JP S61155865A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- voltage
- vin
- transistor
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明＃′ｉ傷号信号−ク値をホールドするピークホー
ルド回路に関する。
ルド回路に関する。
一般圧電子回路において信号の振幅會一定に保つ働きを
するＡＧＣ（自動利得制御）回路は、利得制御後の信号
の最大振幅を検出して保持し、または利得制御後の信号
φに挿入した基準信号すなわちパーヌト信号を抽出して
その振ＩＩ／Ａｖｉ−検出して保持する。そしてこの保
持した係号レベルに応じてＡＧＣ増幅器に帰還管かけて
系の利得を制御するようにしている。そして検出した信
号振幅を保持するためにピークホールド回路（波高値保
持回路）が用いられる。
するＡＧＣ（自動利得制御）回路は、利得制御後の信号
の最大振幅を検出して保持し、または利得制御後の信号
φに挿入した基準信号すなわちパーヌト信号を抽出して
その振ＩＩ／Ａｖｉ−検出して保持する。そしてこの保
持した係号レベルに応じてＡＧＣ増幅器に帰還管かけて
系の利得を制御するようにしている。そして検出した信
号振幅を保持するためにピークホールド回路（波高値保
持回路）が用いられる。
このようなピークホールド回路で最も簡単なものは、た
とえば第２図に示すような構成である。すなわち入力信
号Ｖ ｉｎを端子ＩＮを介してＮＰＮトランジスタＱ、
のベースへ与、する。トランジスタＱ１のコレクタは電
源Ｖ ｃ ｃに接続し、エミッタは端子ＯＵＴおよびコ
ンデンサｃ１を介して接地電位へ接続する。このように
すれば端子ＩＮから入力信号Ｖｉｎのピーク値ｖｐをを
）出すことができる。ここでトランジスタＱ。
とえば第２図に示すような構成である。すなわち入力信
号Ｖ ｉｎを端子ＩＮを介してＮＰＮトランジスタＱ、
のベースへ与、する。トランジスタＱ１のコレクタは電
源Ｖ ｃ ｃに接続し、エミッタは端子ＯＵＴおよびコ
ンデンサｃ１を介して接地電位へ接続する。このように
すれば端子ＩＮから入力信号Ｖｉｎのピーク値ｖｐをを
）出すことができる。ここでトランジスタＱ。
のペーヌφエミッタ間電圧ｔＶＢｚ とし、簡単にす
るためにｖｉｘ＞Ｖｍｇｏの時、トランジスタＱ１はオ
ン、ＶＢＩＣ＜ＶＢＩ。の時、トランジスタＱｔＦｉオ
フと理想化して考える。したがつて、Ｖｉｎ＞ＶＰ”Ｖ
ＩＩ鳶０のときトランジスタＱ１はオンし、コンデンサ
Ｃ１に電流を流し込んで端子ＯＵＴの電圧ＶｐをＶｉｎ
−Ｖｍｇｏ４で上昇させる。Ｖｉ ｎ ＝ ｖｐ ＋
ＶＢＩＯになった瞬間にトランジスタＱ、はオフし、端
子２の電圧の上昇は止まる。Ｖｉｎ＜Ｖｐ＋Ｖｉｌｏの
ときトランジスタＱｓ Ｆｉオフし、コンデンサＣｔｉ
；ｔピーク電圧Ｖｐｔ保持したままである。このように
して端子２ＫＦ１入力信号のピーク値に依存した電圧−
Ｖｐ ＝ ｍａｘ Ｖ ｉｎ −ＶＢＫＯが保持される
。
るためにｖｉｘ＞Ｖｍｇｏの時、トランジスタＱ１はオ
ン、ＶＢＩＣ＜ＶＢＩ。の時、トランジスタＱｔＦｉオ
フと理想化して考える。したがつて、Ｖｉｎ＞ＶＰ”Ｖ
ＩＩ鳶０のときトランジスタＱ１はオンし、コンデンサ
Ｃ１に電流を流し込んで端子ＯＵＴの電圧ＶｐをＶｉｎ
−Ｖｍｇｏ４で上昇させる。Ｖｉ ｎ ＝ ｖｐ ＋
ＶＢＩＯになった瞬間にトランジスタＱ、はオフし、端
子２の電圧の上昇は止まる。Ｖｉｎ＜Ｖｐ＋Ｖｉｌｏの
ときトランジスタＱｓ Ｆｉオフし、コンデンサＣｔｉ
；ｔピーク電圧Ｖｐｔ保持したままである。このように
して端子２ＫＦ１入力信号のピーク値に依存した電圧−
Ｖｐ ＝ ｍａｘ Ｖ ｉｎ −ＶＢＫＯが保持される
。
しかしながら第２図に示すようなピークホールド回路は
、トランジスタのオン電圧ＶＢＩＯの電圧誤差があり、
また実際のトランジスタのＶ！ＩＩ！ｊ −Ｉ Ｃ特性
はダイオード特性であシ、入力電圧Ｖｉｎ がＯ＜ Ｖ
ｉｎ −ｖｐ ＜ Ｖｉｖｏ の領域は微小電流領域
になるので入力信号の周波数等によってピーク電圧Ｖｐ
が不安定あるいは不正確になシ易い。さらにトランジス
タに電流制限がないので、ノイズまでピークホールドし
易く、入力信号の振幅が急に変化したシすると瞬間的に
大電流が流れ、これが電源ラインにスパイク状のノイズ
として乗る等の問題があった。
、トランジスタのオン電圧ＶＢＩＯの電圧誤差があり、
また実際のトランジスタのＶ！ＩＩ！ｊ −Ｉ Ｃ特性
はダイオード特性であシ、入力電圧Ｖｉｎ がＯ＜ Ｖ
ｉｎ −ｖｐ ＜ Ｖｉｖｏ の領域は微小電流領域
になるので入力信号の周波数等によってピーク電圧Ｖｐ
が不安定あるいは不正確になシ易い。さらにトランジス
タに電流制限がないので、ノイズまでピークホールドし
易く、入力信号の振幅が急に変化したシすると瞬間的に
大電流が流れ、これが電源ラインにスパイク状のノイズ
として乗る等の問題があった。
本発明は上記の事情に鑑みてなされたもので、電圧誤差
が少なく、電流制限の可能なピークホールド回路を提供
することを目的とするものである。
が少なく、電流制限の可能なピークホールド回路を提供
することを目的とするものである。
本発明は、差動増幅器の一方の入力へ入力信号を与え、
他方の入力と基準電位との間にコンデンサ管介挿すると
ともに、この他方の入力から出力端子を導出してここに
電流源とスイッチとを直列に接続し、このスイッチを上
記差動増幅器の出力で制御して上記コンデンサに入力信
号の尖頭値を保持することを特徴とするものである。
他方の入力と基準電位との間にコンデンサ管介挿すると
ともに、この他方の入力から出力端子を導出してここに
電流源とスイッチとを直列に接続し、このスイッチを上
記差動増幅器の出力で制御して上記コンデンサに入力信
号の尖頭値を保持することを特徴とするものである。
以下本発明の一実施例を第１図に示すブロック図を参照
して詳細に説明する＠入力端子３な差動増幅器４の非反
転入力へ接続する。モして差動増幅器４０反転入力と基
準電位との間にコンデンサ５を介挿するとともにこの反
転入力から出力端子６を導出する。さらに％源ｖＣＣと
差動増幅器４０反転入力との間にコンデンサ５を充電す
る電流源７とスイッチｌとを直列に介挿する。
して詳細に説明する＠入力端子３な差動増幅器４の非反
転入力へ接続する。モして差動増幅器４０反転入力と基
準電位との間にコンデンサ５を介挿するとともにこの反
転入力から出力端子６を導出する。さらに％源ｖＣＣと
差動増幅器４０反転入力との間にコンデンサ５を充電す
る電流源７とスイッチｌとを直列に介挿する。
なおスイッチＩＦｉ差動増幅器４の出力によル次のよう
に制御する。
に制御する。
すなわち、
Ｖｉｎ≦Ｖｐ の時はオフ
Ｖｐ（Ｖｉｎの時はオン
ただしｖｐｔｉコンデンサ５の充電電圧このようにすれ
ば、Ｍｉｎ＞ＶＰのときスイッチＩはオンしてコンデン
サ５Ｆｉ電流値工・で充電され、電圧Ｖｐｆ：Ｖｉｎ
ｔで上昇させる。またＶｉｎ≦Ｖｐのときけ電流値は０
となシコンデンサ５はピーク電圧Ｖｐを保持し之ままで
ある。
ば、Ｍｉｎ＞ＶＰのときスイッチＩはオンしてコンデン
サ５Ｆｉ電流値工・で充電され、電圧Ｖｐｆ：Ｖｉｎ
ｔで上昇させる。またＶｉｎ≦Ｖｐのときけ電流値は０
となシコンデンサ５はピーク電圧Ｖｐを保持し之ままで
ある。
したがって出力端子６には入力信号の最大ピーク電圧ｍ
ａｚ Ｖ ｉ ｎ が保持される。
ａｚ Ｖ ｉ ｎ が保持される。
第３図は第１図と同様の原理で入力信号の最小ピーク値
ｍｉｎ Ｍｉｎを保持する０路である。この場合は入力
端子３′Ｉｋ差動増幅器４の反転入力に接軌、シ、非反
転入力に出力端子６を接続するとと４に、この非反転入
力と電源Ｖ ｃ ｃとの間にコンデンサ５を介挿し、基
準電位との間に電流・源７とスイッチｌとを直列に接続
している。
ｍｉｎ Ｍｉｎを保持する０路である。この場合は入力
端子３′Ｉｋ差動増幅器４の反転入力に接軌、シ、非反
転入力に出力端子６を接続するとと４に、この非反転入
力と電源Ｖ ｃ ｃとの間にコンデンサ５を介挿し、基
準電位との間に電流・源７とスイッチｌとを直列に接続
している。
モして差動増幅器−の出力によってＶｉｎ≦Ｖｐの時は
スイッチ１′ｔ−オン、Ｖｐ＜Ｖｉｎ の時はスイッ
チ１をオフするように制御する。
スイッチ１′ｔ−オン、Ｖｐ＜Ｖｉｎ の時はスイッ
チ１をオフするように制御する。
第４図は第１図に対応する本発明の一具体例を示す回路
図である。すなわちトランジスタ８．９のエミッタを共
通に接続し、電流源１ｏｔ−介して基準電位に接続する
。そしてトランジスタ８のペースを入力端子ｓＫ後接続
、コレクタを抵抗１１を介して電源Ｖｃｃに接続する。
図である。すなわちトランジスタ８．９のエミッタを共
通に接続し、電流源１ｏｔ−介して基準電位に接続する
。そしてトランジスタ８のペースを入力端子ｓＫ後接続
、コレクタを抵抗１１を介して電源Ｖｃｃに接続する。
またトランジスタ９０ベースを出力端子６に接続し、か
つこのペースと基準電位との間にコンデンサ５を介挿し
、さらにこのペースをトランジスタ１２のコレクタに接
続する。このトランジスタ１２のペースはトランジスタ
８のコレクタに接続し、エミッタを抵抗１３を介して電
源Ｖ ｃ ｃ Ｋ接続する。
つこのペースと基準電位との間にコンデンサ５を介挿し
、さらにこのペースをトランジスタ１２のコレクタに接
続する。このトランジスタ１２のペースはトランジスタ
８のコレクタに接続し、エミッタを抵抗１３を介して電
源Ｖ ｃ ｃ Ｋ接続する。
ここでトランジスタのペース電流はコレクタ電流に比べ
て十分に小さいとして無視する。したがって、トランジ
スタ８．９ｄ差差動幅器を構成し、抵抗１１の両端に発
生する電圧を抵抗１３とトランジスタ１２によシミ流値
に変換してトランジスタ９のペースＶＣ接続したコンデ
ンサ５を充電して入力端子３に入力された信号Ｖｉｎの
ピーク値を端子６から得る回路である。
て十分に小さいとして無視する。したがって、トランジ
スタ８．９ｄ差差動幅器を構成し、抵抗１１の両端に発
生する電圧を抵抗１３とトランジスタ１２によシミ流値
に変換してトランジスタ９のペースＶＣ接続したコンデ
ンサ５を充電して入力端子３に入力された信号Ｖｉｎの
ピーク値を端子６から得る回路である。
この回路において、端子６に対する端子３の電位差をΔ
Ｖとし、コンデンサ５の充電電流すなわちトランジスタ
１２のコレクタ電流をＩｃ ・とすると、抵抗１１の
両端電圧はトランジスタ１２０ペース・コレクタ電圧と
抵抗１３０両端電圧の和に等しいので次の（１）式が成
立する。
Ｖとし、コンデンサ５の充電電流すなわちトランジスタ
１２のコレクタ電流をＩｃ ・とすると、抵抗１１の
両端電圧はトランジスタ１２０ペース・コレクタ電圧と
抵抗１３０両端電圧の和に等しいので次の（１）式が成
立する。
Ｋ：ボルツマン定数、ｑ：電子電量、。
Ｔ：絶対温度 Ｉ ｓ ： トランジスタの逆方向飽和
電流、■３．．：定電流源１０の電流、Ｒ１１ｅ Ｒ１
１１：抵抗１１．１３の６値そして動作電流域において
、トランジスタ１２のペース、コレクタ電圧は略一定値
ＶＢＩＯとしＩｃ てｖＴｌｎＴｉ−＝ｖ■ｏ とおくと、次の（２）式が
与えられる。
電流、■３．．：定電流源１０の電流、Ｒ１１ｅ Ｒ１
１１：抵抗１１．１３の６値そして動作電流域において
、トランジスタ１２のペース、コレクタ電圧は略一定値
ＶＢＩＯとしＩｃ てｖＴｌｎＴｉ−＝ｖ■ｏ とおくと、次の（２）式が
与えられる。
ここでＷｉｎ−ｖｐ対工、の関係は、たとえば第５図に
示すようになる。ここでＶｉｎ−ｖｐがＯ〜ｖＮの領域
はトランジスタ１２が完全にオフまたはオンとならない
領域である。なお、この特性でΔｖ＝００とき、Ｉｃ＝
Ｏとなるのが現想であ勺（２）式からこの条件を求める
と次の（３）式が与えられる。
示すようになる。ここでＶｉｎ−ｖｐがＯ〜ｖＮの領域
はトランジスタ１２が完全にオフまたはオンとならない
領域である。なお、この特性でΔｖ＝００とき、Ｉｃ＝
Ｏとなるのが現想であ勺（２）式からこの条件を求める
と次の（３）式が与えられる。
また（２）式から電流制限値工０とΔ■；ｏにおけるト
ランスコンダクタンス＜ ９ Ｉ ｅ ） Δｙ ＝＝
ｇｅΔＶ を求めると次の（４１，（５１式が与えられる。
ランスコンダクタンス＜ ９ Ｉ ｅ ） Δｙ ＝＝
ｇｅΔＶ を求めると次の（４１，（５１式が与えられる。
第６図は第４図に示す回路を改良したもので差動増幅器
の出力を第４図に示すようなシングルエンド型ではなく
、差動型としてトランジスタ１２のベーヌ嗜エミッタ間
へ加え、回路のトランスコンダクタンスを高めている０
この回路におけるトランジスタ１２のコレクタ電流Ｉｃ
は次の（６）式で与えられる。
の出力を第４図に示すようなシングルエンド型ではなく
、差動型としてトランジスタ１２のベーヌ嗜エミッタ間
へ加え、回路のトランスコンダクタンスを高めている０
この回路におけるトランジスタ１２のコレクタ電流Ｉｃ
は次の（６）式で与えられる。
−Ｖｉ＋ｇｏ） ・・・・・・・・・・・・（６）
ただしＲｏは抵抗１４の値 ■、は電流源１０の値 またΔｖ＝０の時、Ｉｃ＝Ｏとする条件は次の（７）で
与えられる。
ただしＲｏは抵抗１４の値 ■、は電流源１０の値 またΔｖ＝０の時、Ｉｃ＝Ｏとする条件は次の（７）で
与えられる。
したがって（６）式から電流制限値工・とΔＶ ＝＝
０におけるトランスコンダクタンス（ｅ Ｉ Ｃ） Δ
ｙ＝ ６ｅΔＶ を求めると次の（８） 、 （９）式のようＫなる。
０におけるトランスコンダクタンス（ｅ Ｉ Ｃ） Δ
ｙ＝ ６ｅΔＶ を求めると次の（８） 、 （９）式のようＫなる。
ここで前述の（５）式と（９）式とを比較すれば回路の
トランスコンダクタンスが増加していることＦｉ明らか
である。
トランスコンダクタンスが増加していることＦｉ明らか
である。
第７図は第１図に対応してＮＭＯ８）ランジメタを用い
たピークホールド回路であるＯすなわちＮ１１ＭＯ８）
ランジメタｚ５．１６は差動増幅器を構成し、ＰＩＩＭ
Ｏ８）ランジメタ１７゜１８の能動負荷を用いて利得を
大きくしている。
たピークホールド回路であるＯすなわちＮ１１ＭＯ８）
ランジメタｚ５．１６は差動増幅器を構成し、ＰＩＩＭ
Ｏ８）ランジメタ１７゜１８の能動負荷を用いて利得を
大きくしている。
ソシてＭＯＳ）ランジメタ１５のゲートを入力層子１９
に接続し、ＭＯ８ＩＩンジヌタ１６のゲートを出力端子
２０に接続するとともに、このゲートと基準電位との間
にコンデンサｚｌｔ介挿する。そしてＭＯＳトランジス
タ１５゜１６のソースを共通に接続し、電流源２２ｔ−
介して基準電位に接続する。さらにＰ型ＭＯ８）ランジ
メタ２３のゲートをＭＯＳ）ランジメタ１５のドレイン
に接続し、ドレインを出力端子２０に接続する。さらに
このＭＯＳ）ランジメタ２３のソースをＭＯＳ）ランジ
メタ１７゜１８の各ゲートお＝びＭＯＳ）ランジメタＪ
８のドレインに接続する。
に接続し、ＭＯ８ＩＩンジヌタ１６のゲートを出力端子
２０に接続するとともに、このゲートと基準電位との間
にコンデンサｚｌｔ介挿する。そしてＭＯＳトランジス
タ１５゜１６のソースを共通に接続し、電流源２２ｔ−
介して基準電位に接続する。さらにＰ型ＭＯ８）ランジ
メタ２３のゲートをＭＯＳ）ランジメタ１５のドレイン
に接続し、ドレインを出力端子２０に接続する。さらに
このＭＯＳ）ランジメタ２３のソースをＭＯＳ）ランジ
メタ１７゜１８の各ゲートお＝びＭＯＳ）ランジメタＪ
８のドレインに接続する。
そして抱子１９へ与えられる入力信号Ｖ ｉｎが端子２
０にホールドされているビーク重圧Ｖｐよりも高くなる
と、トランジスタ２３のゲート電圧が１７．ンー７に２
位が上って、コンデンサ２ノへ充電電流を供給する。こ
のようにして、端子１９へ入力された信号のピーク値を
端子２σから取り出すことができ之）。そしてトランジ
スタ２３のドレイン電流は電源Ｖｃｃからトランジメタ
１８を介して供給されるが、この電流が増大するとトラ
ンジメタ２３のｙ、−ヌ電位も下り、ゲート、ソーヌ間
電圧に帰還されてその電流を制限する機能がある。
０にホールドされているビーク重圧Ｖｐよりも高くなる
と、トランジスタ２３のゲート電圧が１７．ンー７に２
位が上って、コンデンサ２ノへ充電電流を供給する。こ
のようにして、端子１９へ入力された信号のピーク値を
端子２σから取り出すことができ之）。そしてトランジ
スタ２３のドレイン電流は電源Ｖｃｃからトランジメタ
１８を介して供給されるが、この電流が増大するとトラ
ンジメタ２３のｙ、−ヌ電位も下り、ゲート、ソーヌ間
電圧に帰還されてその電流を制限する機能がある。
すなわち第７図に示す構成では、トランジメタ１７．１
８のドレイン間電圧をトランジスタ２３のゲート、ソー
ス間へ加え、トランジスタ２３のドレインからコンデン
サ２１へ充電電流を与えるとともに、この電圧をトラン
ジスタ１６のゲートへ帰還するようにしている。さらに
このようにＭＯＳ）ランジメタで構成し几場合ね、特に
集積回路化に適し、良好なホールド特性を生かしてホー
ルドコンデンサｔ−集積回路素子内に内蔵することも容
易であフ極めて利用価値が高い。
８のドレイン間電圧をトランジスタ２３のゲート、ソー
ス間へ加え、トランジスタ２３のドレインからコンデン
サ２１へ充電電流を与えるとともに、この電圧をトラン
ジスタ１６のゲートへ帰還するようにしている。さらに
このようにＭＯＳ）ランジメタで構成し几場合ね、特に
集積回路化に適し、良好なホールド特性を生かしてホー
ルドコンデンサｔ−集積回路素子内に内蔵することも容
易であフ極めて利用価値が高い。
以上のように本発明によれば、電圧帰１１Ｍの構成のた
めに電圧誤差がなく、容易に電流制限を行なえる回路を
比較的、簡単な構成で実現できる。さらに本発明社半導
体集積回路に適し、バイポーラトランジスタ、ＭＯＳト
ランジスタのいずれでも構成することが可能で、特Ｋ
ＭＯＳトランジメタを用いた場合ＩＣは良好なホールド
特性が得られるのでホールドコンデンサの集積回路への
内蔵も容易なピークホールド回路を提供することができ
る。
めに電圧誤差がなく、容易に電流制限を行なえる回路を
比較的、簡単な構成で実現できる。さらに本発明社半導
体集積回路に適し、バイポーラトランジスタ、ＭＯＳト
ランジスタのいずれでも構成することが可能で、特Ｋ
ＭＯＳトランジメタを用いた場合ＩＣは良好なホールド
特性が得られるのでホールドコンデンサの集積回路への
内蔵も容易なピークホールド回路を提供することができ
る。
第１図は本発明の詳細な説明するブロック図、第２図は
従来のピークホールド回路の一例を示す回路図、第３図
は本発明の詳細な説明する他６のブロック図、第４図は
第１図に対応する具体例を示す回路図、第５図は第４図
に示す構成による特性を説明する図、第６図、第７図は
本発明の各別の他の実施例を示す回路図である。 １・・・ヌイツチ、４・・・差動垢幅器、５・・・コン
デンサ、１・・・電流源。 出願人代理人 弁理す 鈴 江 武 彦第５［ 第４ｖ！Ｊ ｗＩ７図
従来のピークホールド回路の一例を示す回路図、第３図
は本発明の詳細な説明する他６のブロック図、第４図は
第１図に対応する具体例を示す回路図、第５図は第４図
に示す構成による特性を説明する図、第６図、第７図は
本発明の各別の他の実施例を示す回路図である。 １・・・ヌイツチ、４・・・差動垢幅器、５・・・コン
デンサ、１・・・電流源。 出願人代理人 弁理す 鈴 江 武 彦第５［ 第４ｖ！Ｊ ｗＩ７図
Claims (5)
- （１）一方の入力へ入力信号を与えられる差動増幅器と
、充電電圧をピークホールド値として出力するとともに
上記差動増幅器の他方の入力へ与えるコンデンサと、こ
のコンデンサを充電する電流源に直列に接続され上記差
動増幅器の出力によって制御されるスイッチとを具備す
るピークホールド回路。 - （２）特許請求の範囲第１項記載のものにおいて、入力
信号の最大のピーク値を保持するピークホールド回路。 - （３）特許請求の範囲第１項記載のものにおいて入力信
号の最小のピーク値を保持するピークホールド回路。 - （４）特許請求の範囲第１項記載のものにおいてＭＯＳ
トランジスタで構成したピークホールド回路。 - （５）特許請求の範囲第４項記載のものにおいて集積回
路化しかつコンデンサを集積回路素子に内蔵したピーク
ホールド回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59276229A JPS61155865A (ja) | 1984-12-28 | 1984-12-28 | ピ−クホ−ルド回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59276229A JPS61155865A (ja) | 1984-12-28 | 1984-12-28 | ピ−クホ−ルド回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61155865A true JPS61155865A (ja) | 1986-07-15 |
Family
ID=17566490
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59276229A Pending JPS61155865A (ja) | 1984-12-28 | 1984-12-28 | ピ−クホ−ルド回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61155865A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100543480C (zh) | 2005-12-14 | 2009-09-23 | 财团法人工业技术研究院 | 峰值检测器 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55149866A (en) * | 1979-04-03 | 1980-11-21 | Nec Corp | Wave peak value detector |
| JPS5644386A (en) * | 1979-09-20 | 1981-04-23 | Toshiba Corp | Inverter |
| JPS56120218A (en) * | 1980-02-27 | 1981-09-21 | Fujitsu Ltd | Peak detection circuit |
| JPS5960362A (ja) * | 1982-09-30 | 1984-04-06 | Fujitsu Ltd | ピ−ク値ホ−ルド回路 |
-
1984
- 1984-12-28 JP JP59276229A patent/JPS61155865A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55149866A (en) * | 1979-04-03 | 1980-11-21 | Nec Corp | Wave peak value detector |
| JPS5644386A (en) * | 1979-09-20 | 1981-04-23 | Toshiba Corp | Inverter |
| JPS56120218A (en) * | 1980-02-27 | 1981-09-21 | Fujitsu Ltd | Peak detection circuit |
| JPS5960362A (ja) * | 1982-09-30 | 1984-04-06 | Fujitsu Ltd | ピ−ク値ホ−ルド回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100543480C (zh) | 2005-12-14 | 2009-09-23 | 财团法人工业技术研究院 | 峰值检测器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0439071B1 (en) | Logarithmic amplifier | |
| US6667660B2 (en) | Temperature sensor and circuit configuration for controlling the gain of an amplifier circuit | |
| JPS6111546B2 (ja) | ||
| US4678947A (en) | Simulated transistor/diode | |
| EP0526423B1 (en) | An integrated instrumentation amplifier with differential input and a single power supply, with integrated frequency-compensating capacitance | |
| JPH11161352A (ja) | 部分的に温度補正された低ノイズ電圧基準 | |
| JPS61155865A (ja) | ピ−クホ−ルド回路 | |
| JPH0624298B2 (ja) | 電流増幅回路 | |
| JPH0732261B2 (ja) | 半導体受光装置 | |
| JP2707667B2 (ja) | 比較回路 | |
| JPS6213844B2 (ja) | ||
| JPS628989B2 (ja) | ||
| JPH0113453Y2 (ja) | ||
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JPH0122288Y2 (ja) | ||
| JPS6246326Y2 (ja) | ||
| JPH0587840A (ja) | 電圧検出回路 | |
| JPH0316803B2 (ja) | ||
| JPH0348685B2 (ja) | ||
| JPH05150847A (ja) | 電源回路 | |
| JPH0746974Y2 (ja) | 温度補償バイアス回路 | |
| JP2722769B2 (ja) | 利得制御回路 | |
| JPH09321558A (ja) | 差動増幅装置 | |
| JPS60250711A (ja) | シユミツト・トリガ−回路 | |
| JPH063469B2 (ja) | 両極性電圧検出回路 |