JPS6291013A

JPS6291013A - 圧電フイルタおよびその製造方法

Info

Publication number: JPS6291013A
Application number: JP23054785A
Authority: JP
Inventors: Hideto Ko; 高　秀人
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 1985-10-16
Filing date: 1985-10-16
Publication date: 1987-04-25

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〈産業上の利用分野〉本発明は、圧電フィルタに係り、特に、エネルギー閉じ
込め型厚み振動モードを有する圧電フィルタに関する。

〈従来の技術〉一般に、この種の圧電フィルタとしては、例えばエネル
ギー閉じ込め型厚み振動モードを有するフィルタ部を２
段構成にして同一の圧電体基板上に形成し、両フィルタ
部を並列の結合容量を介して縦続接続したものが知られ
ている。

従来、このような構造の圧電フィルタにおける電極膜は
、通常、銀（Ａｇ）や銅（Ｃｕ）等の低抵抗電極材料を
蒸着あるいは焼付は等することによって形成されている
。したがって、その電極膜の直流抵抗は殆ど０Ωに近い
値となっていた。

しかしながら、このような圧電フィルタを音質が重視さ
れるＦ”Ｍ受信賎等に使用すると、位相の直線性が悪く
なる。つまり、各フィルタ部を容量結合により集中化し
ていると、その総合特性として群遅延時間特性が平坦に
ならず振幅および位相特性に悪影響を及ぼすという間層
があった。

そこで、これの改善案と１．て、例えば特開昭５４−８
９４６０号公報に示されるものが提案されている。この
本発明の先行技術となる改善案では、前記従来例と同等
の基本構成を有する圧電フィルタにおいて、接地側の振
動電極から外部引出電極の間で数Ω〜数十Ωの抵抗値を
持たせて、対称モードの共振はダンピングし、斜対称モ
ードの共振はダンピングしないようにすることにより、
群遅延時間特性を良好にして位相の直線性の向上を図っ
ている。

〈発明か解決しようとする問題点〉上記改善例の圧電フィルタは、実際には前記振動電極か
ら外部引出電極間に抵抗を付加するために、圧電体基板
の母堪阪である基板ウェア・＼−を、パターンマスクで
マスキングした後、モネルメタル等の高抵抗電極材料を
スパッタリンクして、リード電極を含む全電極パターン
を形成している。

ところか、このようにスパッタリングにより、電極パタ
ーンの全体をモネルメタル等で形成オろと、基板ウェハ
ー上の電極膜の抵抗値にばらつきか生しることは避けが
たく、したがってこの基板ウェハーから分割された個々
の圧電フィルタの特性にもばらつきか生してくるという
問題点がある。

また、各圧電フィルタごとの個別的な抵抗値調整が不可
能であるため、良品率が低く、製造歩留りが悪い。更に
は、前述のモネルメタルは半田付は性が悪いため、これ
を素材として電極パターンを構成したものでは、該電極
パターン上の半田付けを要する部分に銀などの半田付は
性の良い材料を別に付加する必要があるなど、製造上、
解決すべき問題点が多い。

本発明はかかる従来の問題点に鑑み、遅延時間特性の均
一化を図ると共に、抵抗値の調整まｆコは設定を容易に
することを第１の目的とし、このような圧電フィルタを
効率良く製造し得るようにすることを第２の目的とする
。

く問題点を解決するための手段〉そこで、前記第１の目的を達成するために、第１の本発
明では、圧電体基板の少なくとも一方の主表面に形成さ
れたリード電極の一部または全部を厚膜印刷により高抵
抗電極膜で構成すると共に、このリード電極の一部また
は全部を除く、その他の電極を低抵抗電極膜で構成する
ものとしている。

また、前記第２の目的を達成するために、第２の本発明
では、圧電用セラミック基板の主表面に、高抵抗電極膜
を厚膜印刷すると共に焼付処理してリード電極の一部ま
たは全部を形成した後、前記圧電体基板の主表面に低抵
抗電極膜を蒸着した後、分極処理し、更に、この低抵抗
電極膜上の必要な部分にエツチングレノスト膜を印刷形
成した後、前記低抵抗電極膜をエツチングにより除去し
て、前記エツチングレジスト膜に被覆された低抵抗電極
膜の残存部分により、前記リード電極の一部または全部
を除く、その他の電極を形成するようにした方法に特徴
を有するものである。

〈実施例〉以下、本発明を図面に示す実施例に基づき詳細に説明す
る。

第１図はこの実施例に係る圧電フィルタの拡大斜視図で
あり、第２図はその等価回路図である。

これらの図に示される圧電フィルタは、２段構成のエネ
ルギー閉じ込め型厚み振動モードのフィルタである。こ
のフィルタは、同一の圧電体基板２上に形成された２段
構成のフィルタ部Ｌ　ａ、　１　ｂを備える。両フィル
タ部１　ａ、　１　ｂは並列の結合容量Ｃを介して縦続
接続されている。

圧電体基板２はチタン酸ジルコン酸鉛を主成分とする矩
形状のセラミック板を分極してなる。圧電体基板２の両
主表面２　ａ、　２　ｂのそれぞれに各フィルタ部１　
ａ、　ｌ　ｂの電極パターン３．４（斜線で示す）が形
成される。

一方の電極パターン３は、各フィルタ部１ａ、１ｂごと
に形成された振動電極対５　ａ、　５　ｂと、各振動電
極対５　ａ、　５　ｂ内の一方の振動電極５　ａ＋＋　
５１１２からそれぞれ引き出されたＬ形の第１リード電
極６ａ。

６ｂと、第１リード電極６　ａ、　６　ｂを介して圧電
体基板２の両端部にそれぞれ引き出された矩形状の外部
引出電極７　ａ、　７　ｂと、各振動電極対５　ａ、　
５　ｂ内の他方の振動電極５　ａ２．５　ｂ＋から共通
に引き出されたＴ形の第２リード電極８と、第２リード
電極８を介して共通に引き出されたコンデンサ電極９と
で構成されている。

他方の電極パターン４は、画題動電極対５ａ、５ｂそれ
ぞれと対向する共通の接地側振動電極１０ａ。

１０ｂと、接地側振動電極１０ａ、１０ｂそれぞれから
引き出された第３リード電極１１ａ、ｌｌｂと、第３リ
ード電極１１ａ、Ｉｌｂそれぞれを介して共通に引き出
され、前記コンデンサ電極９と対向する接地側コンデン
サ電極１２とで構成されている。

接地側コンデンサ電極１２は外部引出電極を兼ねている
。

このような基本構成を有する圧電フィルタにおいて、第
３リード電極１１ａ、１１ｂはその一部または全部を厚
膜印刷によって、高抵抗電極膜で構成されている。この
高抵抗電極膜の素材としては、例えば、銀−パラジウム
（Ａｇ−Ｐｄ）系等の厚膜抵抗材料が使用される。また
、第３リード電極１１ａ。

１１ｂの一部または全部を除く、その他の電極パターン
部分は低抵抗電極膜で構成されている。この低抵抗電極
膜の素材としては、例えば、銀（Ａｇ）、銅（Ｃｕ）等
の高導電性材料が使用される。

このような構成の圧電フィルタは第２図に示すように、
等測的に、対称モードの共振のみがダンピングされ、斜
対称モードはダンピングされない。

この場合に、第３リード電極１１ａ、ｌｌｂの各抵抗Ｒ
ａ、Ｒｈの値を大きくする程、群遅延時間特性が平坦化
して行くが、その反面、挿入損失も増大するため、使用
目的などにより適当に設定される。

また、第３リード電極１１ａ、Ｉｌｂは厚膜印刷技術に
より形成されるものであるため、その形成過程で抵抗ト
リミングを行なうことができる。

第３図ないし第９図は、それぞれ上記構成の圧電フィル
タの製造工程を工程順に説明する図である。

■第１工程第３図において、まず、館記圧電体基板２の母基板であ
る基板ウェハー１３の裏側主表面２ｂ上に高抵抗電極膜
（図中、網目で示す）を、第３リード電ｉｌｌ・・（こ
の場合の符号１１は前記第３リード電極１１ａ、ｌｌｂ
を総称する。）の一部または全部の繰り返しパターン上
に周知の厚膜印刷法により形成し、次いで、第３リード
電極１１・・・を基板ウェハー１３上に焼付処理する。

■第２工程このようにして形成された各第３リード電極１１・を必
要に応じて、第４図に示すように、レーザ一手段等によ
り、トリミングして、各第３リード電極１１・・・の抵
抗値を調整する。第４図中、符号Ｔはトリミング部分を
示す。したがって、第３リード電極１１　　・はその形
成過程において、個別的に抵抗値を調整することができ
るため、この基板ウェハー１３から取り出された各圧電
フィルタの特性を均一化することが可能になる。

■第３工程第３リード電極１１・・・の抵抗値調整が完了すると、
第５図に示すように、基板ウェハー１３の前記裏側主表
面２ｂ全面に低抵抗電極膜（斜線で示す）１４を蒸着形
成する。この場合に、前記第３リード電極１１は低抵抗
電極膜１４に被覆された状態になっている。

■第４工程低抵抗電極膜１４の形成後、基板ウェハー１３の必要箇
所に分極処理を施し、次いで、第６図および第７図に示
すように、第３リード電極１１・・・以外の電極パター
ン４の部分、すなわち接地側振動電極１０（この場合の
符号１０は１０ａ、１０ｂを総称する。）および接地側
コンデンサ電極１２の形成位置上にエツチングレジスト
膜（２本斜線で示す）１５を印刷形成する。

■第５工程このようにしてエツチングレジスト膜Ｉ５を形成した後
、低抵抗電極膜１４をエツチングにより除去したうえで
、更に、エツチングレジスト膜１５を除去する。これに
よって、エツチングレジスト膜１５に被覆されていた低
抵抗電極膜１４の残存部分により、接地側振動１極１０
および接地側コンデンサ電極１２が形成される。

また、基板ウェハー１３の表側主表面２ａに形成されろ
電極パターン３は、従来と同様に蒸着等によって形成す
ることができる。

以上のようにして、基板ウェハー１３の両主表面に電極
パターン３．４を形成した後、該基板ウェハー１３を各
圧電体基板２ごとに分断して、単体のフィルタを取り出
す。そして、各フィルタの外部引出電極７（この場合の
符号７は７ａ、７ｂを総称する。）および接地側コンデ
ンサ電極１２にり−ド喘子を半田付けした後、それぞれ
の圧電体基板２を樹脂モールドにより外装して３端子型
の圧電フィルタを得る。

なお、本発明のフィルタ部の段数は、上記実施例に限定
されるものではなく、３段以上の多重モードフィルタに
も適用できることは勿論である。

〈発明の効果〉以上のように、第１の本発明によれば、圧電体基板の少
なくとも一方の主表面に形成されたリード電極の一部ま
たは全部を厚膜印ｉｌ＋により高抵抗電極膜で構成する
と共に、このリート電極の一部または全部を除く、その
他の電極を低抵抗電極膜で構成するものとしたので、リ
ード電極を形成する際に、電極膜のむらをなくすことか
できるうえ、広範囲にわたって平坦な群遅延時間特性を
有する圧電フィルタにおいて、そのリード電極の抵抗値
を自由に調整することができ、フィルタの設計自由度が
向上する。

また、第２の本発明によれば、圧電用セラミック基板の
主表面に、高抵抗電極膜を厚膜印刷すると共に焼付処理
してリード電極の一部または全部を形成した後、前記圧
電体基板の主表面に低抵抗電極膜を蒸着した後、分極処
理し、更に、この低抵抗電極膜上の必要な部分にエツチ
ングレジスト膜を印刷形成した後、前記低抵抗電極膜を
エツチングにより除去して、前記エツチングレジスト膜
に被覆された低抵抗電極膜の残存部分により、前記リー
ド電極の一部または全部を除く、その他の電極を形成す
るようにしたので、例えば基板ウェハー上に形成した各
圧電フィルタのリード電極の抵抗値を、その形成段階に
おいて、個別的に調整することができる。したがって、
単泣数の圧電フィルタの群遅延時間特性の均一化を図る
ことが可能で、従来に比べて製造歩留りが格段に向上す
る。

【図面の簡単な説明】

第１図ないし第９図は本発明の実施例を示し、第１図は
この実施例の拡大斜視図、第２図はその等価回路図、第
３図は第１工程を示す一部取出し斜視図、第４図は第２
工程を示す一部取出し斜視図、第５図は第３工程を示す
一部取出し斜視図、第６図は第４工程を示す一部取出し
斜視図、第７図は第６図における切断線■−■に沿う拡
大断面図、第８図は第５工程を示す一部取出斜視図、第
９図は第８図における切断線ＩＸ　−ＩＸに沿う拡大断
面図である。２　圧電体基板、５　ａ、　５　ｂ・・振動電極対、１　１　（１１ａ、Ｉ　　１ｂ）−・・リード電極−１
２外部引出電極、Ｉ５・・・エツチングレジスト膜。出　願　人　　株式会社　村田製作所代　　理　　人　　　弁　理　士　　岡　　１）　和　
　秀第１図５：孫Ｔｐ電糧１１：隼３リート電オｂ第　２　　図　　　　　１２−ｎ−坪馨剖コンＹ〉角【
慢第３区第４図第５図第７図第８図第９図

Claims

【特許請求の範囲】

（１）圧電体基板の両主表面に振動電極と外部引出電極
、および前記両電極間を接続するリード電極とを備えた
圧電フィルタにおいて、前記少なくとも一方の主表面に形成されたリード電極の
一部または全部を厚膜印刷により高抵抗電極膜で構成す
ると共に、このリード電極の一部または全部を除く、その他の電極
を低抵抗電極膜で構成したことを特徴とする圧電フィル
タ。
（２）圧電用セラミック基板の主表面に、高抵抗電極膜
を厚膜印刷すると共に焼付処理してリード電極の一部ま
たは全部を形成した後、前記圧電体基板の主表面に低抵抗電極膜を蒸着した後、
分極処理し、更に、この低抵抗電極材料膜上の必要な部分にエッチン
グレジスト膜を印刷形成した後、前記低抵抗電極材料膜
をエッチングにより除去し、前記エッチングレジスト膜
に被覆された低抵抗電極材料膜の残存部分により、前記
リード電極の一部または全部を除く、その他の電極を形
成したことを特徴とする圧電フィルタの製造方法。