JPH04255103A - 圧電共振素子の製造方法 - Google Patents
圧電共振素子の製造方法Info
- Publication number
- JPH04255103A JPH04255103A JP3037969A JP3796991A JPH04255103A JP H04255103 A JPH04255103 A JP H04255103A JP 3037969 A JP3037969 A JP 3037969A JP 3796991 A JP3796991 A JP 3796991A JP H04255103 A JPH04255103 A JP H04255103A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- layer
- manufacturing
- electronic component
- silver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 25
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 32
- 229910052802 copper Inorganic materials 0.000 claims description 32
- 239000010949 copper Substances 0.000 claims description 32
- 229910052709 silver Inorganic materials 0.000 claims description 29
- 239000004332 silver Substances 0.000 claims description 29
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 28
- 239000000758 substrate Substances 0.000 claims description 24
- 238000005530 etching Methods 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 10
- 239000004020 conductor Substances 0.000 claims description 7
- 238000010030 laminating Methods 0.000 claims 1
- VCJMYUPGQJHHFU-UHFFFAOYSA-N iron(3+);trinitrate Chemical compound [Fe+3].[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O VCJMYUPGQJHHFU-UHFFFAOYSA-N 0.000 description 4
- 238000005476 soldering Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 230000035939 shock Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 150000003378 silver Chemical class 0.000 description 1
Landscapes
- Manufacturing Of Printed Circuit Boards (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は、圧電共振素子のよう
な圧電部品や、プリント基板などの電子部品の製造方法
に関する。
な圧電部品や、プリント基板などの電子部品の製造方法
に関する。
【０００２】
【従来の技術】従来、例えば、容量部分を有する（容量
内蔵型の）圧電共振素子などの電子部品は、以下に説明
するような方法にしたがって製造されている。まず、圧
電基板の両主面の全面に銅及び銀を蒸着して、銅層及び
銀層からなる二層構造の導体層（電極膜）を形成し、容
量電極部となる部分（共振することが好ましくない部分
）以外の部分にレジストを塗布して、硝酸第二鉄系のエ
ッチング剤でエッチングを行い、レジストを除去して、
図３に示すようなパターンの電極（第１電極）Ａを形成
する。このように、第１電極Ａを銅層１１と銀層１２の
二層構造（図５）としているのは、上層である銀層１２
により導電性を向上させ、下層である銅層１１によりは
んだ付け強度を確保するためである。次いで、圧電基板
１の両面に形成された第１電極Ａに電圧を印加して圧電
基板１を分極する。このとき、圧電基板１の第１電極Ａ
が形成されていない部分３は分極されない。次いで、圧
電基板１の全面に銅及び銀を蒸着して銅層及び銀層から
なる二層構造の電極膜を再び形成し、所定の電極パター
ンになるように全面にレジストを塗布し、エッチングを
行って所定のパターンの電極（第２電極）Ｂを形成した
後レジストを除去する（図４）。
内蔵型の）圧電共振素子などの電子部品は、以下に説明
するような方法にしたがって製造されている。まず、圧
電基板の両主面の全面に銅及び銀を蒸着して、銅層及び
銀層からなる二層構造の導体層（電極膜）を形成し、容
量電極部となる部分（共振することが好ましくない部分
）以外の部分にレジストを塗布して、硝酸第二鉄系のエ
ッチング剤でエッチングを行い、レジストを除去して、
図３に示すようなパターンの電極（第１電極）Ａを形成
する。このように、第１電極Ａを銅層１１と銀層１２の
二層構造（図５）としているのは、上層である銀層１２
により導電性を向上させ、下層である銅層１１によりは
んだ付け強度を確保するためである。次いで、圧電基板
１の両面に形成された第１電極Ａに電圧を印加して圧電
基板１を分極する。このとき、圧電基板１の第１電極Ａ
が形成されていない部分３は分極されない。次いで、圧
電基板１の全面に銅及び銀を蒸着して銅層及び銀層から
なる二層構造の電極膜を再び形成し、所定の電極パター
ンになるように全面にレジストを塗布し、エッチングを
行って所定のパターンの電極（第２電極）Ｂを形成した
後レジストを除去する（図４）。
【０００３】このようにして、製造された圧電共振素子
は、圧電基板１の容量電極部４（第２電極Ｂの一部）が
形成された部分は上述のように分極されていないため、
電圧が印加されても振動することがなく、圧電基板全体
を分極した圧電共振素子に比べて高い共振特性が得られ
るという特徴がある。
は、圧電基板１の容量電極部４（第２電極Ｂの一部）が
形成された部分は上述のように分極されていないため、
電圧が印加されても振動することがなく、圧電基板全体
を分極した圧電共振素子に比べて高い共振特性が得られ
るという特徴がある。
【０００４】
【発明が解決しようとする課題】しかし、上記従来の電
子部品（圧電共振素子）の製造方法においては、第１電
極Ａと第２電極Ｂとの重なり部分において以下に説明す
るような接続不良や断線が生じるという問題点がある。 すなわち、上記従来の電子部品の製造方法では、第１電
極Ａのエッチング工程において、銅層と銀層とのエッチ
ング速度が異なり、図５に示すように、下層である銅層
１１の方が、上層である銀層１２よりも速やかにエッチ
ングされて銅層１１の端面が凹んだ状態になる（以下、
これを「アンダーエッチング」といい、端面の凹んだ部
分１１ａを「アンダーエッチング部」という）とともに
、銀層１２の端部１２ａは銅層１１の端部から突出（オ
ーバーハング）した状態になる。そして、このようなア
ンダーエッチングが生じた第１電極Ａ上に、銅層２１及
び銀層２２からなる第２電極Ｂを形成（蒸着）すると図
６に示すように、銅層１１のアンダーエッチング部１１
ａに空洞１１ｂが形成される。このようにして空洞１１
ｂが形成された状態で、素子に熱的衝撃や物理的衝撃な
どが加えられると、図７に示すように、第１電極Ａの上
層である銀層１２が、そのオーバーハング部１２ａ付近
で断裂し、その上に形成された第２電極Ｂの銅層２１及
び銀層２２もその付近で断裂して、第１電極Ａの銀層１
２及び第２電極Ｂが空洞１１ｂに陥没して、電極（第１
電極Ａ及び第２電極Ｂ）が断線してしまう。
子部品（圧電共振素子）の製造方法においては、第１電
極Ａと第２電極Ｂとの重なり部分において以下に説明す
るような接続不良や断線が生じるという問題点がある。 すなわち、上記従来の電子部品の製造方法では、第１電
極Ａのエッチング工程において、銅層と銀層とのエッチ
ング速度が異なり、図５に示すように、下層である銅層
１１の方が、上層である銀層１２よりも速やかにエッチ
ングされて銅層１１の端面が凹んだ状態になる（以下、
これを「アンダーエッチング」といい、端面の凹んだ部
分１１ａを「アンダーエッチング部」という）とともに
、銀層１２の端部１２ａは銅層１１の端部から突出（オ
ーバーハング）した状態になる。そして、このようなア
ンダーエッチングが生じた第１電極Ａ上に、銅層２１及
び銀層２２からなる第２電極Ｂを形成（蒸着）すると図
６に示すように、銅層１１のアンダーエッチング部１１
ａに空洞１１ｂが形成される。このようにして空洞１１
ｂが形成された状態で、素子に熱的衝撃や物理的衝撃な
どが加えられると、図７に示すように、第１電極Ａの上
層である銀層１２が、そのオーバーハング部１２ａ付近
で断裂し、その上に形成された第２電極Ｂの銅層２１及
び銀層２２もその付近で断裂して、第１電極Ａの銀層１
２及び第２電極Ｂが空洞１１ｂに陥没して、電極（第１
電極Ａ及び第２電極Ｂ）が断線してしまう。
【０００５】上述のように、従来の電子部品の製造方法
においては、第１電極が二層構造を有し、かつ、上層よ
りも下層の方がエッチング速度が大きいために、第２電
極を形成する場合に電極の断線を生じやすいという問題
点があり、製品である電子部品の信頼性が低く、歩留り
が悪いという問題点がある。
においては、第１電極が二層構造を有し、かつ、上層よ
りも下層の方がエッチング速度が大きいために、第２電
極を形成する場合に電極の断線を生じやすいという問題
点があり、製品である電子部品の信頼性が低く、歩留り
が悪いという問題点がある。
【０００６】この発明は上記の問題点を解決するもので
あり、製造工程を複雑にすることなく、電極の断線を防
止して信頼性の高い電子部品を得ることが可能な電子部
品の製造方法を提供することを目的とする。
あり、製造工程を複雑にすることなく、電極の断線を防
止して信頼性の高い電子部品を得ることが可能な電子部
品の製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、この発明の電子部品の製造方法は、基板上に形成さ
れた第１電極と、該第１電極から基板にわたって、少な
くともそれらの一部を覆うように形成された第２電極と
を有する電子部品の製造方法であって、該基板上に、上
層と該上層よりエッチングされにくい導電性材料からな
る下層を積層した二層構造の電極膜を形成し、該電極膜
上に電極パターンに合わせてレジスト膜を形成した後エ
ッチングを行い、該電極膜のレジストから露出した部分
を除去して所定のパターンの第１電極を形成するととも
に、該第１電極から基板にわたって、少なくともそれら
の一部を覆う第２電極を形成することを特徴としている
。
に、この発明の電子部品の製造方法は、基板上に形成さ
れた第１電極と、該第１電極から基板にわたって、少な
くともそれらの一部を覆うように形成された第２電極と
を有する電子部品の製造方法であって、該基板上に、上
層と該上層よりエッチングされにくい導電性材料からな
る下層を積層した二層構造の電極膜を形成し、該電極膜
上に電極パターンに合わせてレジスト膜を形成した後エ
ッチングを行い、該電極膜のレジストから露出した部分
を除去して所定のパターンの第１電極を形成するととも
に、該第１電極から基板にわたって、少なくともそれら
の一部を覆う第２電極を形成することを特徴としている
。
【０００８】第２電極は、二種類の電極膜を積層した二
層構造とすることが可能である。
層構造とすることが可能である。
【０００９】また、二層構造の第１電極の下層を銀層、
上層を銅層とし、同じく二層構造の第２電極の下層を銅
層、上層を銀層とすることにより導電性とはんだ付け強
度の向上を図ることができる。
上層を銅層とし、同じく二層構造の第２電極の下層を銅
層、上層を銀層とすることにより導電性とはんだ付け強
度の向上を図ることができる。
【００１０】
【作用】基板上に形成される第１電極は、下層の方が上
層よりもエッチングされにくい導電性材料からなってお
り、レジストを塗布した後のエッチング工程において、
上層の方が下層より多くエッチングされるため、下層に
アンダーエッチングが生じることがなく、その上に形成
される第２電極の断線が確実に防止され、電子部品の信
頼性が向上する。
層よりもエッチングされにくい導電性材料からなってお
り、レジストを塗布した後のエッチング工程において、
上層の方が下層より多くエッチングされるため、下層に
アンダーエッチングが生じることがなく、その上に形成
される第２電極の断線が確実に防止され、電子部品の信
頼性が向上する。
【００１１】また、第２電極を二層構造とし、下層を銅
層、上層を銀層で形成した場合には、銅層が良好なはん
だ付け性をもたらし、銀層が導電性を向上させるため、
はんだ付け性と導電性の両者を同時に向上させることが
可能になる。
層、上層を銀層で形成した場合には、銅層が良好なはん
だ付け性をもたらし、銀層が導電性を向上させるため、
はんだ付け性と導電性の両者を同時に向上させることが
可能になる。
【００１２】
【実施例】以下、この発明の実施例を図に基づいて説明
する。この実施例の電子部品（ここでは容量部分を有す
る（容量内蔵型の）圧電共振素子）の製造方法において
は、まず、圧電基板の両主面の全面に銀、銅の順に電極
材料を蒸着することにより、下層が銀層で、上層が銅層
である二層構造の電極膜を形成する。それから、容量電
極部を形成すべき部分など、共振することが好ましくな
い部分以外の部分にレジストを塗布して、所定のパター
ンのレジスト膜を形成し、硝酸第二鉄系のエッチング剤
でエッチングを行った後、レジストを除去して、図３に
示すような、所定のパターンの第１電極Ａを形成する。 図１は圧電基板１上に銀層（下層）１２と銅層（上層）
１１からなる第１電極Ａが形成された状態を示す断面図
であり、第１電極Ａは銀層１２よりもイオン化傾向が大
きい銅層１１が銀層１２よりも多くエッチングされて、
その端面は銀層１２の端面よりも後退している。したが
って、前述の従来例のようなアンダーエッチングを生じ
ることがない。それから、圧電基板１の両面に形成され
た第１電極Ａ（図１は一方の面の第１電極Ａのみを示す
）に電圧を印加して圧電基板１を分極する。この場合、
第１電極Ａは、圧電基板１を分極する際の電極となるが
、銀層１２と銅層１１との二層構造を有しており、はん
だ付け性及び導電性に優れ、分極工程での作業性にも優
れている。
する。この実施例の電子部品（ここでは容量部分を有す
る（容量内蔵型の）圧電共振素子）の製造方法において
は、まず、圧電基板の両主面の全面に銀、銅の順に電極
材料を蒸着することにより、下層が銀層で、上層が銅層
である二層構造の電極膜を形成する。それから、容量電
極部を形成すべき部分など、共振することが好ましくな
い部分以外の部分にレジストを塗布して、所定のパター
ンのレジスト膜を形成し、硝酸第二鉄系のエッチング剤
でエッチングを行った後、レジストを除去して、図３に
示すような、所定のパターンの第１電極Ａを形成する。 図１は圧電基板１上に銀層（下層）１２と銅層（上層）
１１からなる第１電極Ａが形成された状態を示す断面図
であり、第１電極Ａは銀層１２よりもイオン化傾向が大
きい銅層１１が銀層１２よりも多くエッチングされて、
その端面は銀層１２の端面よりも後退している。したが
って、前述の従来例のようなアンダーエッチングを生じ
ることがない。それから、圧電基板１の両面に形成され
た第１電極Ａ（図１は一方の面の第１電極Ａのみを示す
）に電圧を印加して圧電基板１を分極する。この場合、
第１電極Ａは、圧電基板１を分極する際の電極となるが
、銀層１２と銅層１１との二層構造を有しており、はん
だ付け性及び導電性に優れ、分極工程での作業性にも優
れている。
【００１３】次いで、圧電基板１の全面に銀層及び銅層
を蒸着して二層構造の電極膜を形成する。この電極膜上
に所定の電極パターンに合わせてレジストを塗布し、エ
ッチングを行った後、レジストを除去して、図４に示す
ような所定のパターンの第２電極Ｂを形成する。図２は
第１電極Ａから圧電基板１にかけて第２電極Ｂを形成し
た状態を示す断面図であり、第２電極Ｂは下層の銅層２
１と上層の銀層２２からなる二層構造を有している。こ
のとき、第１電極Ａにアンダーエッチングが生じていな
いため、第２電極Ｂを形成しても、従来例のような空洞
１１ｂ（図６）が生じることがなく、その部分で電極が
断線することがない。
を蒸着して二層構造の電極膜を形成する。この電極膜上
に所定の電極パターンに合わせてレジストを塗布し、エ
ッチングを行った後、レジストを除去して、図４に示す
ような所定のパターンの第２電極Ｂを形成する。図２は
第１電極Ａから圧電基板１にかけて第２電極Ｂを形成し
た状態を示す断面図であり、第２電極Ｂは下層の銅層２
１と上層の銀層２２からなる二層構造を有している。こ
のとき、第１電極Ａにアンダーエッチングが生じていな
いため、第２電極Ｂを形成しても、従来例のような空洞
１１ｂ（図６）が生じることがなく、その部分で電極が
断線することがない。
【００１４】上述のように、この発明の電子部品の製造
方法においては、第１電極Ａを、上層（銅層）と、該上
層よりエッチングされにくい導電性材料からなる下層（
銀層）とを積層した二層構造としているため、従来の第
１電極（下層が銅層、上層が銀層）のように、下層（銅
層）にアンダーエッチングが生じたりすることがなく、
第１電極Ａの上に第２電極Ｂを確実に形成することがで
きる。
方法においては、第１電極Ａを、上層（銅層）と、該上
層よりエッチングされにくい導電性材料からなる下層（
銀層）とを積層した二層構造としているため、従来の第
１電極（下層が銅層、上層が銀層）のように、下層（銅
層）にアンダーエッチングが生じたりすることがなく、
第１電極Ａの上に第２電極Ｂを確実に形成することがで
きる。
【００１５】なお、上記実施例においては、圧電共振部
品（圧電共振素子）の製造方法について説明したが、こ
の発明は圧電共振部品に限らず、プリント配線基板その
他の種々の電子部品の製造方法に適用することが可能で
ある。
品（圧電共振素子）の製造方法について説明したが、こ
の発明は圧電共振部品に限らず、プリント配線基板その
他の種々の電子部品の製造方法に適用することが可能で
ある。
【００１６】また、第１電極及び第２電極を構成する材
料は上記実施例で示した材料に限られるものではなく、
その他種々の導電性材料を用いることができる。
料は上記実施例で示した材料に限られるものではなく、
その他種々の導電性材料を用いることができる。
【００１７】
【発明の効果】この発明の電子部品の製造方法は、第１
電極を形成する電極膜を上層と該上層よりエッチングさ
れにくい導電性材料からなる下層を積層した二層構造と
して、これにレジストを所定のパターンに塗布してエッ
チングするようにしているので、従来例のように、アン
ダーエッチングが生じたりせず、第１電極の上に第２電
極を確実に形成することが可能で、形成された第２電極
は容易に断線したりせず、製品の歩留りが向上するとと
もに、電子部品の信頼性が向上する。
電極を形成する電極膜を上層と該上層よりエッチングさ
れにくい導電性材料からなる下層を積層した二層構造と
して、これにレジストを所定のパターンに塗布してエッ
チングするようにしているので、従来例のように、アン
ダーエッチングが生じたりせず、第１電極の上に第２電
極を確実に形成することが可能で、形成された第２電極
は容易に断線したりせず、製品の歩留りが向上するとと
もに、電子部品の信頼性が向上する。
【００１８】また、第２電極は二層構造にすることが可
能であり、その下層を銅層、上層を銀層で構成すること
により良好な導電性を得るとともに、はんだ付け強度を
向上させることができる。
能であり、その下層を銅層、上層を銀層で構成すること
により良好な導電性を得るとともに、はんだ付け強度を
向上させることができる。
【図１】この発明の電子部品の製造方法の一工程を説明
する断面図である。
する断面図である。
【図２】この発明の電子部品の製造方法により形成され
た第１電極及び第２電極を示す断面図である。
た第１電極及び第２電極を示す断面図である。
【図３】従来例及びこの発明の電子部品の製造工程を説
明する平面図である。
明する平面図である。
【図４】従来例及びこの発明の電子部品の製造工程を説
明する平面図である。
明する平面図である。
【図５】従来の電子部品の製造方法の一工程を説明する
断面図である。
断面図である。
【図６】従来の電子部品の製造方法の一工程を説明する
断面図である。
断面図である。
【図７】従来の電子部品の製造方法の一工程を説明する
断面図である。
断面図である。
Claims (3)
- 【請求項１】 基板上に形成された第１電極と、該第
１電極から基板にわたって、少なくともそれらの一部を
覆うように形成された第２電極とを有する電子部品の製
造方法であって、該基板上に、上層と該上層よりエッチ
ングされにくい導電性材料からなる下層を積層した二層
構造の電極膜を形成し、該電極膜上に電極パターンに合
わせてレジスト膜を形成した後エッチングを行い、該電
極膜のレジストから露出した部分を除去して所定のパタ
ーンの第１電極を形成するとともに、該第１電極から基
板にわたって、少なくともそれらの一部を覆う第２電極
を形成することを特徴とする電子部品の製造方法。 - 【請求項２】 前記第２電極が、二種類の電極膜を積
層した二層構造を有することを特徴とする請求項１記載
の電子部品の製造方法。 - 【請求項３】 前記第１電極を構成する二層構造の電
極膜の下層が銀層、上層が銅層であり、前記第２電極を
構成する二層構造の電極膜のうち、下層が銅層、上層が
銀層であることを特徴とする請求項２記載の電子部品の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3796991A JP2909931B2 (ja) | 1991-02-06 | 1991-02-06 | 圧電共振素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3796991A JP2909931B2 (ja) | 1991-02-06 | 1991-02-06 | 圧電共振素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04255103A true JPH04255103A (ja) | 1992-09-10 |
| JP2909931B2 JP2909931B2 (ja) | 1999-06-23 |
Family
ID=12512398
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3796991A Expired - Lifetime JP2909931B2 (ja) | 1991-02-06 | 1991-02-06 | 圧電共振素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2909931B2 (ja) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5828765A (ja) * | 1981-08-12 | 1983-02-19 | Fuji Xerox Co Ltd | 原稿のｕタ−ン排出装置 |
| JPS592416A (ja) * | 1982-06-28 | 1984-01-09 | Murata Mfg Co Ltd | 電子部品 |
| JPS6291013A (ja) * | 1985-10-16 | 1987-04-25 | Murata Mfg Co Ltd | 圧電フイルタおよびその製造方法 |
| JPH0273707A (ja) * | 1988-09-08 | 1990-03-13 | Murata Mfg Co Ltd | 電子部品の製造方法 |
| JPH0243017U (ja) * | 1988-09-16 | 1990-03-26 |
-
1991
- 1991-02-06 JP JP3796991A patent/JP2909931B2/ja not_active Expired - Lifetime
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5828765A (ja) * | 1981-08-12 | 1983-02-19 | Fuji Xerox Co Ltd | 原稿のｕタ−ン排出装置 |
| JPS592416A (ja) * | 1982-06-28 | 1984-01-09 | Murata Mfg Co Ltd | 電子部品 |
| JPS6291013A (ja) * | 1985-10-16 | 1987-04-25 | Murata Mfg Co Ltd | 圧電フイルタおよびその製造方法 |
| JPH0273707A (ja) * | 1988-09-08 | 1990-03-13 | Murata Mfg Co Ltd | 電子部品の製造方法 |
| JPH0243017U (ja) * | 1988-09-16 | 1990-03-26 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2909931B2 (ja) | 1999-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0318112A (ja) | チップ型ノイズフィルタの取付け構造 | |
| JP2002124748A (ja) | 回路素子実装基板及び回路素子実装方法 | |
| JPH04255103A (ja) | 圧電共振素子の製造方法 | |
| JPH11283865A (ja) | チップ形薄膜キャパシターおよびその製造方法 | |
| JPH01152712A (ja) | 積層セラミックコンデンサの外部電極の形成方法 | |
| JPH04255102A (ja) | 圧電共振素子の製造方法 | |
| JPH0537271A (ja) | チツプ部品の電極形成方法 | |
| JP2000068149A (ja) | 積層電子部品及びその製造方法 | |
| JP2000277889A (ja) | 転写媒体、その転写媒体の製造方法およびその転写媒体を用いた配線パターンの製造方法 | |
| JP3227828B2 (ja) | 多層薄膜デバイスと薄膜の接続方法 | |
| JP7555206B2 (ja) | 印刷配線板の製造方法 | |
| JPS6141303B2 (ja) | ||
| JP2000077796A (ja) | フレキシブル両面プリント回路板および接続方法およびコンデンサ形成方法およびコンデンサを備えたフレキシブル両面プリント回路板 | |
| JPH01241118A (ja) | アライメント・マーク | |
| JPS60124993A (ja) | プリント基板 | |
| JP2024132352A (ja) | 電子部品 | |
| EP0375954B1 (en) | Method of manufacturing printed circuit board | |
| CN120731666A (zh) | 复合电子部件 | |
| JPS6149491A (ja) | セラミツク多層配線基板 | |
| KR940005609B1 (ko) | 단차가 없는 도전층 패턴 제조방법 | |
| JP2681205B2 (ja) | 膜素子付プリント配線板 | |
| JP2000021636A (ja) | 電子部品 | |
| JPS62244194A (ja) | 配線基板の製造方法 | |
| JPH11261226A (ja) | セラミック多層配線基板 | |
| JPH09270333A (ja) | 薄膜チップ部品及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990302 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090409 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090409 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100409 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110409 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |