JPS6292473A - 薄膜トランジスタ - Google Patents
薄膜トランジスタInfo
- Publication number
- JPS6292473A JPS6292473A JP60233811A JP23381185A JPS6292473A JP S6292473 A JPS6292473 A JP S6292473A JP 60233811 A JP60233811 A JP 60233811A JP 23381185 A JP23381185 A JP 23381185A JP S6292473 A JPS6292473 A JP S6292473A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- source electrode
- drain
- film
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
本発用は薄膜トランジスタ（ＴＰＴと称す）に関し、特
にアクティブマトリックス型の液晶表示装置のＴＰＴの
ドレイン電極とソース電極構造に関するものである。
にアクティブマトリックス型の液晶表示装置のＴＰＴの
ドレイン電極とソース電極構造に関するものである。
（ロ）従来の技術
アクティブマトリックス型の液晶表示装置Ｕ三洋ｔｆｆ
ｉ技ＮＶｏ １．１６ 、＆２．１９８４ Ｋ示されて
いる如く複数本のゲートラインとそれらと直交する複数
本のドレインライン及びそれらの交点にＴＰＴ＝ｉ形成
して表示電極を結合した基板に対向ＩＥ極が相対しその
間に液晶を挟持する彫金とる。又その作製手順は次のと
おりである。部２図（ＪＬ）、 （ｂ）に示す如く、例
えばガラス基板（７１上にクロム、金等からなるゲー［
′ｄｌＬ極（３）金形成し、その上にナイトライド膜等
の絶縁膜（５１會堆積した後、剣先はアモルファスシリ
コン膜１４１ を堆積しチャンネル部を形成し、その後
さらにアルミニウム等でドレイン、ソース電極（１３，
（２３を形成し、Ｍｚて■ＴＯ等で表示を極（６）金形
成する。さらに図示しないが、その上に配向膜を付け、
液晶、対向電極、フィルター、偏光板上紐み合わせる。
ｉ技ＮＶｏ １．１６ 、＆２．１９８４ Ｋ示されて
いる如く複数本のゲートラインとそれらと直交する複数
本のドレインライン及びそれらの交点にＴＰＴ＝ｉ形成
して表示電極を結合した基板に対向ＩＥ極が相対しその
間に液晶を挟持する彫金とる。又その作製手順は次のと
おりである。部２図（ＪＬ）、 （ｂ）に示す如く、例
えばガラス基板（７１上にクロム、金等からなるゲー［
′ｄｌＬ極（３）金形成し、その上にナイトライド膜等
の絶縁膜（５１會堆積した後、剣先はアモルファスシリ
コン膜１４１ を堆積しチャンネル部を形成し、その後
さらにアルミニウム等でドレイン、ソース電極（１３，
（２３を形成し、Ｍｚて■ＴＯ等で表示を極（６）金形
成する。さらに図示しないが、その上に配向膜を付け、
液晶、対向電極、フィルター、偏光板上紐み合わせる。
このＴＦＴ部が正常に動作するためにはこの図にあるよ
うにドレイン電極（１）とソース電極（２）が一定の間
隙金持ち、分離されている必要がある。この間隙はエツ
チング技術等によってこの部分にあるアルミニウム等を
取り除き形成されるが、完全に収り除かなめとドレイン
電極（１）とソース電極（２）の短絡が生じ画質の低下
ｔ−４たらす。
うにドレイン電極（１）とソース電極（２）が一定の間
隙金持ち、分離されている必要がある。この間隙はエツ
チング技術等によってこの部分にあるアルミニウム等を
取り除き形成されるが、完全に収り除かなめとドレイン
電極（１）とソース電極（２）の短絡が生じ画質の低下
ｔ−４たらす。
（ハ）発明が解決しようとする問題照
光にも述べたように現在の技術ではドレイン電極（１）
とソース電極（２）の間で短絡が生じる可能性がある。
とソース電極（２）の間で短絡が生じる可能性がある。
短絡が生じた場什このＴＰＴはスイッチング素子として
の機能を果１事ができない。したがりて仁の１’ ｔｉ
’ Ｔと接続している表示を他部分の表示は透過光量の
調整が行なえなくなる。この不良は修正する事が現在の
構造では不可能である。
の機能を果１事ができない。したがりて仁の１’ ｔｉ
’ Ｔと接続している表示を他部分の表示は透過光量の
調整が行なえなくなる。この不良は修正する事が現在の
構造では不可能である。
例えば５インチｔイズのパネルでは約６０万個のＴｆｉ
’Ｔがガラス基板上に形成されているが、茨示装ｄとし
て使用するＪｍ台ショートは峠されない。
’Ｔがガラス基板上に形成されているが、茨示装ｄとし
て使用するＪｍ台ショートは峠されない。
又、チャネル部にアモルファスシリコン膜を用いた第２
図の＃ｌ造のＴＰＴでは、グー）１１Ｅ極（３）の反対
側、り筐リドレイン電極（１）、ソースＩＩＥ極（２）
側にチャネル部に対する遮光部分がない。ゲート電他側
ではグー）［極（３１自身がこの役割を果たしている。
図の＃ｌ造のＴＰＴでは、グー）１１Ｅ極（３）の反対
側、り筐リドレイン電極（１）、ソースＩＩＥ極（２）
側にチャネル部に対する遮光部分がない。ゲート電他側
ではグー）［極（３１自身がこの役割を果たしている。
したがりてＴＦＴに約１ｏｏｏｏ支ｕＸの元金照射した
と１１は、液晶の駆動には影響なφもののＯＦＦ電流が
およそ１桁上昇する欠点も共存している。
と１１は、液晶の駆動には影響なφもののＯＦＦ電流が
およそ１桁上昇する欠点も共存している。
（ニ）問題点を解決するための手段
本発明のＴＦ”Ｔはドレイン電極とソース電極とが絶縁
膜を介して完全に分離され、ソース電極がチャネル部に
対する遮光部分を兼ねるものである。
膜を介して完全に分離され、ソース電極がチャネル部に
対する遮光部分を兼ねるものである。
（ホ）作 用
本発明に依れば、ＴＦ’Ｔのドレイン＊ｔｉとソース電
極は別々に絶縁膜を介して形成され、エツチング技術等
によるドレイｙΦソース電極間の間隙の微細刀０工を必
要としないので、アルミニウム等の残存による両′ｆｔ
極間の短絡が防げる。しかもソース電極にエリ遮光が行
なわれるので、光照射によるＯＦＦ電流の上昇が生じな
い。
極は別々に絶縁膜を介して形成され、エツチング技術等
によるドレイｙΦソース電極間の間隙の微細刀０工を必
要としないので、アルミニウム等の残存による両′ｆｔ
極間の短絡が防げる。しかもソース電極にエリ遮光が行
なわれるので、光照射によるＯＦＦ電流の上昇が生じな
い。
（へ）実 施 例
第１図に本発明の一実施例のＴＶ’ｌ’２用いたアクテ
ィブマトリックス型の液晶表示装置の要部平面図と断面
図を示す。同一に於いて１曲はドレイン電極、（４）は
ソース電極、圓はグーＹ電極、（４０はアモルファスシ
リコンｍ、６１．＜ｍｉは絶縁１１．Ｉｆ）は表示電極
を示しており、ガラス基板（７Ｇ上へのこれらの成膜工
程は膜厚４０００Ａのグー）＊極１３Ｉ１１膜厚４００
０Ｘの絶縁膜−１膜厚１０００Ｘのアモルファスシリコ
ン膜１４Ｇ、膜厚１μのドレイン電極電膜厚４０００人
の絶縁Ｍ−１膜厚１μのソース電極端、膜厚１０００Ａ
の表示電極−の順に行なわれる。尚、これらの材質は従
来装置と同様であってよい。
ィブマトリックス型の液晶表示装置の要部平面図と断面
図を示す。同一に於いて１曲はドレイン電極、（４）は
ソース電極、圓はグーＹ電極、（４０はアモルファスシ
リコンｍ、６１．＜ｍｉは絶縁１１．Ｉｆ）は表示電極
を示しており、ガラス基板（７Ｇ上へのこれらの成膜工
程は膜厚４０００Ａのグー）＊極１３Ｉ１１膜厚４００
０Ｘの絶縁膜−１膜厚１０００Ｘのアモルファスシリコ
ン膜１４Ｇ、膜厚１μのドレイン電極電膜厚４０００人
の絶縁Ｍ−１膜厚１μのソース電極端、膜厚１０００Ａ
の表示電極−の順に行なわれる。尚、これらの材質は従
来装置と同様であってよい。
本実施例ＴＰＴが従来ＴＰＴと異なるＰｔｒは、ドレイ
ン電極ａＩをまず形成し、その人にこのドレイン電極曲
ｔつつみこむような形で絶縁膜−を形成した後に遮光層
ケかねたンースｉｔ極（至）を形成する点にある。従り
て、ドレイン電＆Ｍのパターンユング時に多少の不良が
生じてもその上に絶縁膜を設けるので、ソース電極端と
の短絡を生じる事はない。又、ソース電極（イ）がアモ
ルファスシリコン膜ｆ４（ｌに対し遮光層となるので光
照射によるＯＦＦ電流が上昇せず、０Ｎ１０１’Ｆ比が
一桁上昇し、安定したＴＦＴｏ％性を得る事ができる。
ン電極ａＩをまず形成し、その人にこのドレイン電極曲
ｔつつみこむような形で絶縁膜−を形成した後に遮光層
ケかねたンースｉｔ極（至）を形成する点にある。従り
て、ドレイン電＆Ｍのパターンユング時に多少の不良が
生じてもその上に絶縁膜を設けるので、ソース電極端と
の短絡を生じる事はない。又、ソース電極（イ）がアモ
ルファスシリコン膜ｆ４（ｌに対し遮光層となるので光
照射によるＯＦＦ電流が上昇せず、０Ｎ１０１’Ｆ比が
一桁上昇し、安定したＴＦＴｏ％性を得る事ができる。
この様に、ドレイン電極０〔とソース電極シ１との間に
短絡の生じないＴＦＴｉアクティブマトリックス型の液
晶表示装置に採用した場合には、透過光量の調整が行え
なくなるという不良がなく、正常な画像表示を得る事が
でき１表示の不良を完全に除去する事ができる。さらに
安定したＴＰＴ特注が得られるので１表示を安定し／ｊ
ものが得られる。
短絡の生じないＴＦＴｉアクティブマトリックス型の液
晶表示装置に採用した場合には、透過光量の調整が行え
なくなるという不良がなく、正常な画像表示を得る事が
でき１表示の不良を完全に除去する事ができる。さらに
安定したＴＰＴ特注が得られるので１表示を安定し／ｊ
ものが得られる。
（ト）発明の効果
本発明のＴＰＴは１以上の説明から明らかなように、ド
レイン′ｄｔ億のノリーンニングの際に少々の不良があ
りても、ドレイン電極がソース電極と短絡することを防
ぐ拳ができ、光照射時のθ勧゛Ｆ１１Ｅ流が少なく、高
い０Ｎ１０ＦＦ’比ｔ−得る事ができる。
レイン′ｄｔ億のノリーンニングの際に少々の不良があ
りても、ドレイン電極がソース電極と短絡することを防
ぐ拳ができ、光照射時のθ勧゛Ｆ１１Ｅ流が少なく、高
い０Ｎ１０ＦＦ’比ｔ−得る事ができる。
従りて、この様なＴＦＴｔ−採用したアクティブマトリ
ックス型の液晶表示装置におｉては％ＴＦ’Ｔ不良によ
る表示不良のない表示画像を得る事ができる。
ックス型の液晶表示装置におｉては％ＴＦ’Ｔ不良によ
る表示不良のない表示画像を得る事ができる。
第１図（ａ）及び（切は本発明ＴＰＴ’ｉ採用した液晶
表示装置の要部平面図、及びその断面図、ｉｇ２図（勾
及び（ｂ）は従来の液晶表示装置の要部平面図、及びそ
の断面図である。 （１）、 （１０・・・ドレイン電＆、（２）Ａ・・・
ソース電極、（３入（至）・・・ケ−） ’ＩＣ極、
（４１，咽・・・アモルファスシリコン膜、（５１，４
５１％Ｈト・・絶縁膜、（６）ｈ ［４・・・表示１７
＆ 極、（７）。 （／Ｉ・・・ガラス基板。
表示装置の要部平面図、及びその断面図、ｉｇ２図（勾
及び（ｂ）は従来の液晶表示装置の要部平面図、及びそ
の断面図である。 （１）、 （１０・・・ドレイン電＆、（２）Ａ・・・
ソース電極、（３入（至）・・・ケ−） ’ＩＣ極、
（４１，咽・・・アモルファスシリコン膜、（５１，４
５１％Ｈト・・絶縁膜、（６）ｈ ［４・・・表示１７
＆ 極、（７）。 （／Ｉ・・・ガラス基板。
Claims (1)
- １）基板上にゲート電極、絶縁膜、半導体膜、及びドレ
イン電極並びにソース電極を順次積層してなる薄膜トラ
ンジスタに於いて、半導体膜上のドレイン電極とソース
電極との間に層間絶縁膜を介挿せしめた事を特徴とする
薄膜トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60233811A JPS6292473A (ja) | 1985-10-18 | 1985-10-18 | 薄膜トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60233811A JPS6292473A (ja) | 1985-10-18 | 1985-10-18 | 薄膜トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6292473A true JPS6292473A (ja) | 1987-04-27 |
Family
ID=16960950
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60233811A Pending JPS6292473A (ja) | 1985-10-18 | 1985-10-18 | 薄膜トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6292473A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5922029A (ja) * | 1982-07-28 | 1984-02-04 | Matsushita Electric Ind Co Ltd | マトリクス表示パネルの製造方法 |
| JPS60236267A (ja) * | 1984-05-10 | 1985-11-25 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタ |
| JPS6179256A (ja) * | 1984-09-26 | 1986-04-22 | Seiko Instr & Electronics Ltd | 薄膜トランジスタ |
| JPS6224672A (ja) * | 1985-07-25 | 1987-02-02 | Toshiba Corp | 薄膜トランジスタ |
-
1985
- 1985-10-18 JP JP60233811A patent/JPS6292473A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5922029A (ja) * | 1982-07-28 | 1984-02-04 | Matsushita Electric Ind Co Ltd | マトリクス表示パネルの製造方法 |
| JPS60236267A (ja) * | 1984-05-10 | 1985-11-25 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタ |
| JPS6179256A (ja) * | 1984-09-26 | 1986-04-22 | Seiko Instr & Electronics Ltd | 薄膜トランジスタ |
| JPS6224672A (ja) * | 1985-07-25 | 1987-02-02 | Toshiba Corp | 薄膜トランジスタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4364952B2 (ja) | 液晶表示装置の製造方法 | |
| JPH09325330A (ja) | アクティブマトリクス基板およびその製造方法 | |
| JPH03288824A (ja) | アクティブマトリクス表示装置 | |
| JP3174497B2 (ja) | 液晶表示装置 | |
| TW200307169A (en) | Electro-optic device and electronic machine | |
| JP3053848B2 (ja) | アクティブマトリクス基板 | |
| JP2816982B2 (ja) | 液晶表示装置 | |
| JP2000066241A (ja) | 液晶パネル用基板、液晶パネル及びそれを用いた電子機器並びに液晶パネル用基板の製造方法 | |
| JPH04181227A (ja) | 半導体装置及びその製造方法 | |
| JP2624355B2 (ja) | 液晶表示装置およびその製造方法 | |
| JP2005285976A (ja) | 半導体装置及びその製造方法、並びにこれを備えた電気光学装置及び電子機器 | |
| JP2959123B2 (ja) | 液晶表示装置 | |
| JPH04265945A (ja) | アクティブマトリクス基板 | |
| JPS58186720A (ja) | 電気光学装置 | |
| JPH04324826A (ja) | ドライバー内蔵型液晶表示装置 | |
| JP3514997B2 (ja) | 液晶表示装置の製造方法およびアクティブマトリクス基板の製造方法 | |
| JPH10135480A (ja) | カラー表示装置とその製造方法およびカラー液晶装置 | |
| JP3633244B2 (ja) | 液晶パネル用基板、液晶パネル用基板の製造方法 | |
| JP2881868B2 (ja) | 薄膜トランジスタ液晶ディスプレイの製造方法 | |
| JPH01177020A (ja) | アクティブマトリックス表示装置 | |
| KR940009141B1 (ko) | 액정평판 표시장치의 구조 및 그 제조방법 | |
| JP2011221119A (ja) | 電気光学装置及び電子機器、並びに電気光学装置の製造方法 | |
| JPH04180031A (ja) | 液晶表示装置 | |
| JP3718334B2 (ja) | 半導体装置の製造方法及び液晶パネル用基板の製造方法 | |
| JP2001102584A (ja) | 薄膜トランジスタと表示装置及び薄膜半導体装置の製造方法 |