JPS6292588A

JPS6292588A - 固体撮像装置

Info

Publication number: JPS6292588A
Application number: JP60229962A
Authority: JP
Inventors: Iwao Ayusawa; 鮎沢　巌; Masaru Noda; 勝野田; Takuya Imaide; 宅哉今出; Toshiro Kinugasa; 敏郎衣笠
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1985-10-17
Filing date: 1985-10-17
Publication date: 1987-04-28
Anticipated expiration: 2010-09-27
Also published as: JPH0789655B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の利用分野〕本発明１工、ビデオカメラなどに用いられる固体撮像装
置に係わり、特に固体撮像素子にスメア電荷の排出手段
を設けた固体撮像装置に関する。

〔発明の背景〕

従来の一般に使用される固体撮像装置は、水平。

垂直方向にマトリクス状に多数の画素が配列され、垂直
方向に配置された画素に共通の信号線（垂直信号線）な
設けた構成がなされている。水平方向に配置された画素
に生じた信号電荷は、水平ブランキング期間に夫々の垂
直信号線に同時に転送され、これら垂直信号線に蓄積さ
れた信号電荷は水平走査期間Ｋｉ番に共通の水平信号線
に転送されて外部に出力される。これによって１水平期
間のビデオ信号が得られる。同様の動作が水平方向に配
置された画素の列毎に行なわれ、１水平期間毎のビデオ
信号が屓次出力される。

ところで、かかる固体撮像装置においては、各垂直信号
線に大きな浮遊容量が存在し、これに画素から転送され
た信号電荷が蓄積されるのであるが、かかる垂直信号線
から水平信号線への信号電荷の転送は、各垂直信号線と
水平信号線との間に設けられたＭＯＳ）ランジスタを順
次スイッチングすることによって行なわれろ。そこで、
各垂直信号線が大きな浮遊容量な有していることから、
ＭＯＳ）ランジス）のスイッチング時に大きな雑音が生
じ、これに信号電荷が重畳された形態で出力されること
になる。

また、一固体撮像装置の受光面の一部に強度の光が入射
されると、これによって多量の電荷が直接垂直信号線に
生じ、これが信号電荷とともに読み出される。垂直信号
線が垂直方向に配置された画素に共通であることから、
発生されたビデオ信号による再生画像（工、高輝度の部
分の上下で輝度が上昇し、垂直方向に明るい帯状の部分
が現われろ垂直スメアが生ずる。なお、強度の光によっ
て直接垂直信号線に生ずる電荷ｒスメア電荷という。

このような問題点な解消するために、近年、信号線な水
平方向に配置された画素に共通とし、水平走査期間にス
イッチングによってこねら画素から順番に信号電荷を取
り出てとともに、取り出された信号電荷は直ちに信号線
な介して出力されるように構成された固体撮像装置が提
案された（特開昭５９−１４４２７８号公報）。

かかる固体撮像装置においては、各信号線がＭＯＳトラ
ンジスタを介して出力線に共通に接続されており、この
ＭＯＳ）ランジスタがスイッチングすることにより、出
力線に接続される信号線が選択される。このＭＯＳ）ラ
ンジスタ）！１水平走査期間オン状態にあり、この間に
水平方向に配置された各画素からの信号電荷が順次信号
線から出力線に転送される。このために、信号線に浮遊
容量があったとしても、水平方向に配置された画素から
順次信号電荷を取り出す期間、ＭＯＳ）ランジスタはオ
ン状態を保持しているために、この浮遊容量による雑音
は生ずることがない。

また、各信号線には、やはりスメア電荷が生じ、信号電
荷の取り出しとともにこのスメア電荷も取り出されるが
、その量はある画素から信号電荷を取り出してから次の
画素から信号電荷が取り出されるまでの期間に蓄積され
たわずかなものである。

しかしながら、垂直ブランキング期間には信号電荷な取
り出さないために、各信号線にかなりの量のスメア電荷
が蓄積され、これが信号電荷の取り出し開始とともに取
り出されることになる。このスメア電荷の量が大きい場
合１ｃは、一度に取り出″すことができず、何回かの信
号電荷の取り出しによって失くなろことになるが、再生
画面上では、これによって左辺近傍に明るい部分が生じ
てしまう。

このために、上記特許公開公報に開示された固体撮像装
置においては、さらに、スメア電荷の共通の排出線をＭ
ＯＳ）ランジスタな介して夫々の信号線に接続し、信号
電荷の取り出しを開始する前の水平ブランキング期間に
これらＭＯＳ）ランジスタにリセットパルス？供給し、
各信号線に生じたスメア電荷な排出線を介して排除する
ようにし℃いろ。

しかしながら、このようにスメア電荷な除去するために
は、専用のＭＯＳ）ランジスタ、リセットパルス発生手
段が必要であり、また、固体撮像袋ａは半導体ＬＳＩで
構成されるために、リセットパルスの入力のための入力
ビン、スメアを荷を排出するだめの出力ビン、さらＫは
、入力ビンと専用ＭＯ８）ランジスタ間の配線、専用Ｍ
ＯＳトランジスタと出力ビンとの間の排出線の配線など
が必要となる。この工５に、素子や配線が増加すると％
ＬＳＩ作成時のマスクレイアウトが難かしくなるし、ま
た、ＬＳＩの人、出力ビンの増加は、ＬＳＩのチップサ
イズやパッケージサイズの増大化をまねき、固体撮像装
置の小型化に制約が加わるとともに、製造コストの上昇
につながることになる。さらに、リセットパルスの発生
も必要なことから、固体撮像装置の駆動回路が複雑とな
って規模の増大化もまねくことになる。

〔発明の目的〕

本発明の目的は、上記従来技術の問題点な解消し、専用
手段を大幅に低減してスメア電荷ケ排除可能とした固体
撮像装置！ｌす提供するにある。

〔発明の概要〕

この目的な達成するために、本発明は、信号電荷の取り
出しに用いろ手段の少なくとも一部ナスメア電荷の排出
のために用いろことができるようにした点に特徴がある
。

〔発明の実施例〕

以下、本発明の実施例を図面によって説明する。

第１図は本発明による固体撮像装置の一実施例を示す構
成図であって、ｌａ〜１ｄは画素、２ａ〜２ｄは垂直Ｍ
Ｏ８）ランジスタ、３ａ〜３ｄは水平ＭＯ８）ランジス
タ、４ａ、４ｂは信号線、５ａ、５ｂはライン選択ＭＯ
８）ランジスタ、６ａ、６ｂは垂直ゲート線、７ａ、７
ｂは水平ゲート線、８は垂直走査回路、９は水平走査回
路、ｌＯは出力線、１）は出力ビン、１２．１３は入力
ビン、１４はバイアス電圧源、１５は負荷抵抗、１６は
プリアンプ、１７は出力端子である。

同図において、破線で囲まれた部分が固体撮像素子であ
り、そこには、フォトダイオードなどの多数の画素が水
平、垂直方向にマトリクス状に配置されている。ここで
は、説明上および図面な簡略化のために、水平、垂直方
向＜２個ずつ４個の画素１３〜１ｄを示している。

水平方向に配置された（以下、これな「水平方向の」と
表現する）画素１ａ、ｌｂは夫々垂直ＭＯＳトランジス
タ２ａ、２ｂ、水平ＭＯ８）ランジスタ３ａ、３ｂを介
して信号線４ａに接続され、この信号線４ａはライン選
択ＭＯ８）ランジスタ５ａを介して出力線１０に接続さ
れている。同様にして、画素１ｃ、ｌｄｌ！夫々垂直Ｍ
Ｏ８）ランジスタ２　Ｃｅ　　２　ｄｓ水平ＭＯ８）ラ
ンジスタ３ｃ。

３ｄな介して信号線４ｂＫ接続され、この信号線４ｂ４
”！ライフ選択ＭＯＳトランジスタ５ｂｋ介して出力線
１０に接続されている。

垂＠ＭＯ８）ランジスタ２ａ、２ｂ、さらにはライン選
択ＭＯ８）ランジスタ５ａは垂直走査回路８から垂直ゲ
ート線６ａに出力される垂直ゲートパルスＶＧａＶｃよ
ってスイッチング制御され、垂直ＭＯ８）ランジスタ２
ｃ、２ｄ、さらにはライン選択ＭＯ８トランジスタ５ｂ
は垂直走査回路８から垂直ゲート線６ｂに出力される垂
直ゲートパルスＶＧＭＣよってスイッチング制御される
。

また、垂直方向に配置された（以下、これを「垂直方向
の」と表現する）水平ＭＯ８）ランジスタ３ａ、３ｃは
水平走査回路９から水平ゲート線７ｍに出力される水平
ゲートパルスＨＧａＫよってスイッチング制御され、水
平ＭＯ８）ランジスタ３ｂ、３ｄは水平走査回路９から
水平ゲート線７ｂに出力される水平ゲートパルスＨＧｂ
によってスイッチング制御される。

垂直走査回路８は、入力ビンを１２．１３を介して供給
されるクロックφ１．φ２Ｖｃより、１水平期間（以下
、ＩＨという）毎に順番に垂直ゲートパルスＶＧａ、ｙ
Ｑｂを出力し、水平走査回路９は夫々の垂直ゲートパル
スＶＧａ、ＶＧ１）の期間中に、水平ゲートパルスＨＧ
ａ、ＨＧｂｖ順番に出力する。

これにより、垂直ＭＯＳトランジスタと水平ＭＯＳトラ
ンジスタとが同時にオン状態となり、画素が信号線と接
続されたとき、この画素から出力線１０に信号電荷が取
り出される。

次に、第２図のタイミングチャートを用いてこの実施例
の動作な説明する。なお、同図において、人はこの動作
の時間基準となる水平ブランキング（Ｈ，ＢＬＫ）信号
であり、他の信号は夫々に付した符号がつけられている
第１図の信号な表わしている。

垂直走査回路９は、クロックφ４．φ２が水平ブランキ
ング信号Ａに対して図示すろタイミングで供給され、ま
ず、クロックφ２の立上りエツジから次の立下りエツジ
までの時間幅の垂直ゲートパルスＶ　Ｇ　ａを垂直ゲー
ト線６ａに出力ｊる。水平方向の垂直ＭＯ８）ランジス
タ２ａ、２ｂとライン選択ＭＯ８）ランジスタ５ａはこ
の垂直ゲートパルスＶ　Ｇ　ａの期間オン状態となる。

その後所定期間を経過−ｆ″ろと、水平走査回路９は水
平ゲート線７ａに水平ゲートパルスＨＧ　ａを出力し、
これによって水平ＭＯ８）ランジスタ３ａがオン状態と
なる。そこで、画素１ａの信号電荷は垂直ＭＯ８）ラン
ラス水平ＭＯＳトランジスタンジスタ３ａ、信号線４ａ
およびライン選択ＭＯ８）ランラスタ５ａ’ｆ介して出
力線１０に取り出される。

なお、このとき、水平ＭＯ８）ランジスタ３Ｃもオン状
９ＶＣなるが、垂直ＭＯ８）ランジスタ２Ｃやライン選
択ＭＯ８）ランジスタ５ｂがオフ状態にあるために、画
素ＩＣの信号電荷は取り出されない。

次に、水平走査回路９は水平ゲート線７ｂに水平ケート
パルスＨＧｂを出力し、これにより、水平ＭＯ８）ラン
ジスタ３ｂがオン状態となって画素１ｂの信号電荷が出
力線ｌＯに取り出される。

このようにして、垂直ゲートパルスＶＧａの期間、水平
走査回路９は順番に水平ゲートパルスＨＱ　ａ　、　Ｈ
Ｇ　ｂ　’ｌ　出力し、これによって水平方向の画素１
ａ、ｌｂから順番に信号電荷が出力線１０に取り出され
る。水平方向の全画素からの順次の信号電荷の取り出し
く丁なわち、水平走査）により、ＩＨのビデオ信号が出
力ビン１）から得られ１、プリアンプ１６で増幅された
後、出力端子１７から図示しな−・処理回路に供給され
る。

この水平走査が完了′ｆあと、垂直走査回路８は、次に
、クロックφ２）Ｃ対して上記のタイミングで上記の時
間幅の垂直ゲートパルスＶＧｂを垂直ゲート線６ｂに出
力し、水平方向の垂直ＭＯ８）ランジスタ２ｃ、’ｌｄ
ｍよびライン選択ＭＯ８）ランジスタ５ｂをオン状態に
する。これによって信号線４ｂが選択される。

その後所定期間ｔを経過すると、水平走査回路９は、上
記と同様に、水平ゲートパルスＨＧａ。

ＨＧｂを順番に出力する。これにより、水平方向の画素
１ｃ、Ｉｄから出力線１０ＫＪｌ￥番に信号電荷が取り
出され、出力ピン１）からＩＨのビデオ信号が得られろ
。

このようにして、垂直走査回路８から順番に垂直ゲート
パルスが出力され、各垂直ゲートパルス期間毎（水平走
査回路９が水平ゲートパルスな順番に出力して水平走査
が行なわれ、出力ピン１）に一連のビデオ信号が得られ
ろ。

以上は信号電荷の取り出し動作であるが、かかる一連の
動作において、各信号線４ａ、４ｂに生ずるスメア電荷
の排除な行なっている。

丁なわち、この実施例においては、垂直走査回路８が出
力する垂直ゲートパルス（以下、どの垂直ゲート線４ａ
、４ｂに出力するかを特定しない場合には、ＶＧで表わ
−ｆ）の立上りエツジ（＃緑）と水平走査回路９が最初
に出力−ｒる水平ゲートパルスＨＧａとの間に期間ｔを
設け、これらの期間ｔで各信号線４ａ、４ｂＫ生じたス
メア電荷を出力線１０を介して出力ピン１）から排出す
るものである。− いま、垂直ゲート線６ａに垂直ゲートパルスＶＧａが供
給されたとすると、水平走査回路９が最初の水平ゲート
パルスＨＧａを水平ゲート線７ａに出力するまでの期間
ｔで、水平方向の垂［ＭＯＳトランジスタ２ａ、２ｂと
ライン選択ＭＯ８）ランラスタ５ａ４エオン状態になる
。しかし、このとき、水平方向の水平ＭＯ８）ランジス
タ３ａ。

３ｂはオフ状態にあるから、信号線４ａの入が出力線１
０に接続され、この信号線４ａに生じたスメア電荷が出
力ビン１）から排出される。このスメア電荷は負荷抵抗
１５およびバイアス電圧源１４によって吸収される。

このようにして、各信号線４ａ、４ｂに生じたスメア電
荷は、水平走査が始まる直前の水平ブランキング期間内
において排出されるが、この排出動作は、換言すれば、
信号線、出力線１０．出力ビン１）などに生ずる浮遊容
量からなる静電容量と負荷抵抗とで充放電系が形成され
、垂直ゲートパルスＶＧの最初の期間ｔによってライン
選択ＭＯ８）ランジスタがオンとなることにより、信号
線からスメア電荷が放電され、信号線の電位がリセット
されるものと言える。したがって、垂直ゲートパルスＶ
’Ｇの最初の期間ｔ　ｋ−Ｉ　Ｕセットパルスとして作
用することになる。

上記の期間ｔは次のようにして概算できろ。

この期間ｔにおいては、ライン選択ＭＯ８）ランジスタ
ｓａ、ｓｂのいずれか１つしかオン状態にないから、出
力線１０に接続される信号線（ｉただ１つである。この
ときの傷号線、出力線１０゜出力ビン１）などが有′ｆ
る浮遊容量の合計は１０ｐＦ程度であり、これ以下にで
ろことは困難である。また、負荷抵抗１５としては一般
に５００Ω程度のものが用いられ、したがって、充放電
系の充放電時定数τは、１０ｐＦＸ５００Ω＝　５Ｘ１
０−９秒程度となる。

一方、スメアの抑圧必要量としては、垂直方向に配置さ
れた画素に共通に垂直信号線を設けた先の従来技術（先
に示した特許公開公報の第１図に示される固体撮像素子
）を用いた実′ｔＩＬＶＣよれば、１００ｄＢ以上であ
ることが望ましい。かかる従来技術においては、各垂直
信号線は！水平周期Ｈでリセットされるが、上記実施例
においては、各信号線４ａ、４ｂはｌ垂直走査周期■で
リセットされ、また、いずれにおいても同一強度の光が
入射されているとすると、スメア電荷の蓄積量はリセッ
ト周期に比例″ｆるから、上記実施例におけろ各信号線
４ａ、４ｂに生ずるスメア電荷量は、上記従来技術にお
けろ垂直信号線に生ずるそれの７７８倍となり、ＮＴ８
Ｃ方式の場合、Ｖ）２５０Ｈであるから、２５０倍以上
となる。このために、スメア成荷は１５０ｄＢ以上抑圧
する必要がある。

これだけの量のスメア電荷を抑圧するためには、第２図
に示したリセット期間ｔは、次の式な満足しなければな
らない。

’ｔ２０１０ｇ１ｏｅ　　Ｔ（−１５０ここで、τ＝５Ｘ１０”−’　秒であるから、この式％
式％となな。丁なわち、リセット時間ｔを９０　ｎｓｅｃ以
上とすることにより、スメア電荷を充分に抑圧すること
ができろ。

以上のように、この実施例では、垂直ゲートパルスを水
平走査開始よりも所定時間波がるように垂直走査回路８
が発生することにより、スメア電荷な充分に抑圧′″ｔ
′ることかでき、スメア電荷抑圧のための他の手段は必
要としない。

第３図は第１図における垂直走査回路８の一具体例を示
す回路図であって、１８．〜１８．はインバータ、１９
．〜１９４を１Ｍ０８）ランジスタ。

２０、〜２０．はコンデンサ、２）ａ、２）ｂｌ！アン
ド回路である。

この具体例は、インバータ１ｓ、ＭＯＳ）ランジスタ１
９およびコンデンサ２０からなる段が縦続接続されたシ
フトレジスタに、所定段の出力な取り出てアンド回路２
）ａ、２）ｂ、・・・・・・・・・な設げて構成された
ものである。シフトレジスタの各段な構成する素子の符
号には、各段を表わす数字のサフィックスをつけている
。最初の段のインバータ１８１には、垂直同期信号と一
定の位相関係にあるスタートパルスＳＰが供給され、奇
数番目の段のＭＯＳトランジスタ１９１，１９．、・・
・・・・がクロックφ１により、また、偶数番目の段の
ＭＯＳ）ランジスタ１９□、１９４．・・・・・・がク
ロックφ２によって夫々スイッチング制御される。また
、この具体例の場合、３番目以降の奇数番目の段のイン
バータ１８８，１８．、・・・・・・の出力はクロック
φ２とともにアンド回路２）ａ、２）ｂ。

・・・・・・に供給され、これによって、各アンド回路
２）ａ、２）ｂ、・・・・・・からは夫々垂直ゲートパ
ルスＶＱａ、ＶＧｂ、・・・・・・が得られろ。

次に、この具体例の動作な第４図のタイミングチャート
を用いて説明する。

スタートパルスＳＰは垂直同期信号と同一周期でこれと
一定位相関係にあろＬ″（低レベル）のパルスであり、
その時間幅はＩＨよりもかなり小さく設定されている。

クロックφ１．φ２はＩＨＭＩ期のＨ”（高レベル）の
パルスであり、互いに位相が異なる。クロックφ、の時
間幅はスタートパルスＳＰの時間幅よりも短かり、その
１つはスタートパルスＳＰの期間内に存在する。また、
クロックφ２はクロックφ１の立下りエツジよりも遅れ
て立上がり、次のクロックφ１の立上りエツジエりも進
んで立下がる。

起動してまだスタートパルスＳＰが供給されないときに
は、クロックφ□、φ２により、奇数番目の段のコンデ
ンサ２００，２０１．・・・・・・は充電されず、偶数
番目の段のコンデンｔ　２０２ｔ　２０　ａｅ・・・・
・・は充電されている。このために、インバータ１８□
ｖｉｓｉｔ・・・・・・の出力Ｐ２．Ｐ４．・・・・・
・の出力はＨ″（高レベル）であり、インバータ１８□
＠　　１８３ｅ　　１８ｓ、・・・・・・の出力Ｐ１ｊ
　　Ｐ３ｔＰｓ、・・・・・・は”Ｌ”（低レベル）で
ある。

まず、Ｌ″のスタートパルスＳＰが最初の段のインバー
タ１８１に供給されると（時刻ｔｏ）、その出力Ｐ１は
′Ｌ”から′Ｈ”に反転する。このスタートパルスＳＰ
の期間中に”Ｈ”のクロックφ１が供給されてＭＯＳ）
ランジスタ１９、はオンしく時刻ｔｔ　）１）この期間
、インバータ１８里からＭＯＳ）ランジスタ１９□を介
してコンデンサ２０□が充電される。このために、イン
バータ１８□の出力Ｐ２は′Ｈ”から”Ｌ″′に反転す
る。

かかる状態でクロックφ２が供給されると（時刻１ｇ）
、ＭＯＳ）ランジスタ１９□、１９４．・・・・・・が
オンし、インバータ１８□の出力Ｐ２は′Ｌ″であるか
ら、充電状態にあったコンデンサ２０□はＭＯＳ）ラン
ジスタ１９．な介して放電する。

この結果、インバータ１８３の出力Ｐ、４１″′Ｌ″か
ら”Ｈ″に反転する。

この状態は、スタートパルスＳＰが終り、インバータ１
８．の出力が′Ｌ″になっても持続″ｆる。

クロックφ２が終り、次に、クロックφ１が供給される
と（時刻ｔ、）、ＭＯＳ）ランジスタ１９１．１９１．
・・・・・・がオンする。このとぎ、インバータ１８１
の出力Ｐ１はｎ　Ｌ　＊であるから、コンデンサ２０、
はＭＯＳ）ランジスタ１９□を介して放電し、この結果
、インバータ１８□の出力Ｐ２は′Ｌ″から”Ｈ″に反
転する。また、このとき、コンデンサ２０□は放電状態
にあってインバータ１８．の出力Ｐ、はｌ（”であるか
ら、ＭＯＳ）ランジスタ１９３がオンすることにより、
インバータ１８．からＭＯＳ）ランジスタ１９゜な介し
てコンデンサ２０３が充電され、インノ（−タ１８４の
出力Ｐ４（１″′Ｈ”からＬ″に反転する。

そして、クロックφ１が終り、クロックφ２が供給され
ると（時刻１４）、ＭＯＳ）ランジスタ１９□、１９４
．・・・・・・がオン状態となる。そこで、コンデンサ
２０□はインバータ１８２からＭＯ８トランジスタ１９
□を介して充電され、インノ（−タ１９．の出力Ｐ３は
′″Ｈ”から＠Ｌ″に反転する。また、このとき、イン
バータ１８４の出力Ｐ４が＠Ｌ″であることから、ＭＯ
Ｓ）ランジスタ１９４がオン状態になると、充電状態に
あったコンデンサ２０４はＭＯＳ）ランジスタ１９４を
介して放電し、インバータ１８．の出力Ｐ、は１Ｌ″か
ら１Ｈ′″に反転する。

この結果、時刻’２＊　　’８間の期間インバータ１８
、の出力Ｐ、は′Ｈ”であり、この間に供給されたクロ
ックφ２がアンド回路２）５１で抽出される。これが垂
直ゲートパルスＶＧａである。

クロックφ２が終ってクロックφ１が供給されると（時
刻ｔ５）、ＭＯＳ　）ランジスタ１９１゜１９８．・・
・・・・がオン状態となる。このとき、インバータ１８
□の出力Ｐ１は”Ｌ″であってコンデンサ２０□は放電
状態にあるから、インバータ１８□の出力Ｐ２はそのま
ま″′Ｈ″状態に保持される。しかし、インバータ１８
．の出力Ｐ３は１Ｌ”テアってコンデンサ２０３は充電
状態にあるから、ＭＯＳ）ランジスタ１９．がオンする
ことにより、このＭＯ３）ランジスタ１９３を介してコ
ンデンサ２０．は放電し、インバータ１８４の出力Ｐ４
は′″Ｌ”から′Ｈ″に反転する。

次に、クロックφ２が供給されると（時刻ｉａ）、ＭＯ
Ｓ）ランジスタ１９□、１９４はオン状態になる。この
とき、インバータ１８□の出力Ｐ２は＠Ｈ″であるから
、コンデンサ２０□はそのまま充電状態を保持し、イン
バータ１８３の出力Ｐ３は′″Ｌ′Ｌ′状態される。一
方、インバータ１８４の出力Ｐ４は”Ｈ”であるから、
放電状態にあったコンデンサ２０４はインバータ１８４
からＭＯＳ）ランジスタ１９４を介して充電され、イン
バータ１８．の出力Ｐ、Ｉ”ｌ”Ｈ”からＩ″Ｌ″に反
転する。

この結果、時刻１４，１．の期間インバータ１８、の出
力Ｐ、は”Ｈ”であり、この間に供給されるクロックφ
２がアンド回路２）ｂで抽出される。これが垂直ゲート
パルスＶＧｂである。

かかる動作は、スタートパルスＳＰが供給されると、ク
ロックφ２の立上りエツジに同期して１つおきのインバ
ータ１８３，１８５．・・・・・・に順次ｎ　ＨＩ′Ｉ
のパルスがシフトされるものであり、このパルスが順番
にアンド回路２）ａ、２）ｂ、・・・・・・に供給され
て、これらが順番、に１回ずつクロックφ２を抽出する
のである。これらアンド回路２）ａ、２）ｂ、・・・・
・・から抽出されたクロックφ２が垂直ゲートパルスＶ
Ｇａ、ＶＧｂ、・・・・・・である。

換言すると、この具体例では、クロックφ、を第１図の
垂直ゲート線６Ｊｌ、６ｂ、・・・・・・に１つずつ分
配して垂直ゲートパルスＶ　Ｇ　ａ　ｅ　Ｖ　Ｇ　ｂ＋
　・・・・・・・・・としているのである。

そこで、クロックφ１や、クロックφ２の立上りタイミ
ングな水平ブランキング信号Ａに対して適宜設定するこ
とにより、第２図に示したリセット期間ｔな先に説明し
たスメラ電荷を充分に抑圧できろように設定することか
できろ。

以上のことから、この実施例においては、クロックφ１
．φ２の発生手段を考慮でろだけで、固体撮像素子には
、何ら特別の手段を付加することなく、信号電荷の取り
出し手段な用いてスメア電荷を除くことができろ。

なお、垂直走査回路８な構成するシフトレジスタとして
ｔｔ、ｇ３図に示したもの以外のシフトレジスタな用い
ろことができること（工いうまでもな一ゝＯまた、第３図では、シフトレジスタを駆動するクロック
φ２をアンド回路２）ａ、２）ｂ、・・・・・・に供給
していたが、この代りに、位相および時間幅が適宜設定
されたパルス欠アンド回路２）ａ。

２）ｂ、・・・・・・に供給するようにしてもよい。

第５図は本発明による固体撮像装置の他の実施例な示す
構成図であって、２２ａ、２２ｂはオア回路、２３は入
力ビンであり、第１図に対応″ｆ石部分には同一符号を
つけて重複する説明を省略でる。

第１図で示した実施例では、垂直走査回路８が発生する
垂直ゲート信号ＶＧの一部で信号線４ａ。

４ｋｌリセツトし、スメア電荷を排除するものであった
が、第５図に示すこの実施例では、別個のリセットパル
スを用いてスメア電荷の抑圧を行なうようにしたもので
ある。

すなわち、各ライン選択ＭＯＳトランジスタ５ａ、５ｂ
毎にオア回路２２　ａ、　　２２　ｂを設け、これらを
介して垂直ゲートパルスＶＧａ、ＶＧｂなライン選択Ｍ
Ｏ８）ランジスタ５ｍ、５ｂに供給″ｆ′ろとともに、
入力ビン２３からオア回路２２ａ、２２ｂを介してライ
ン選択ＭＯ８）ランジスタ５ａ、５ｂにリセットパルス
几Ｐｐｔ供給する。

次に、第６図のタイミングチャートを用いてこの実施例
の動作を説明でろ。

リセットパルスＲＰの供給タイミングは、もちろん水平
ブランキング期間（Ｈ＠ＢＬＫ）内であり、かつ、水平
走査回路９による水平走査の開始前である。

入力ビン２３を介して入力されるリセットパルスＲＰは
、オア回路２２ａ、２２ｂを介して同時にライン選択Ｍ
ＯＳトランジスタ５ａ、５ｂに供給される。したがって
、これらは同時にオン状態となり、信号線４ａ、４ｂに
生じたスメア電荷が同時に出力線１０に取り出される。

これが完了すると、垂直走査回路８は垂直ゲート線６ａ
に垂直ゲートパルスＶ　Ｇ　ａを出力し、水平方向の画
素ｌａ、・・・・・・に対する水平走査が行なわれる。

この水平走査が終ると、再びリセットパルスＲＰが入力
されて信号線４ａ、４ｂのスメア電荷が同時に排出され
、次いで、垂直走査回路８は垂直ゲート線６ｂに垂直ゲ
ートパルスＶＧｂを出力し。

水平方向の画素１ｃ、・・・・・・に対する水平走査が
行なわれろ。

このようにして、各ブランキング期間Ｈ＠Ｂ　ＬＫ毎に
全ての信号線から同時にスメア電荷が排出される。

この実施例におけるリセットパルスＲ，Ｐの時間［１／
は次のように設定される。

各信号線４ａ＊４ｂ＄！各水平ブランキング期間毎にリ
セットされるから、信号線１本当りの抑圧すべきスメア
電荷量は、ＮＴＳＣ方式を例にとると、第１図に示した
実施例の場合の１／２５０倍程度である。しかし、これ
ら信号線４ａ、４ｂは同時にリセットされてスメア電荷
が排出されるから、１回のリセットによって排出丁べぎ
スメア電荷量は、各信号線に生ずるスメア電荷量が等し
いとすると、第１図に示した実施例のそれとほぼ等しい
。

また、リセット時の時定数系の静電容量Ｉ！、信号線４
ａ、４ｂが同時に出力線１０に接続されてこれら信号線
４ａ、４ｂの浮遊容量が加算されるから、第１図の実施
例の場合の２５０倍程度となる（信号線１本当りの浮遊
容量の信号線数倍）。

このために、この充放電系の時定数τ′は、第１図の実
施例の場合におけろ充放電系の時定数τの２５０倍程度
となる。しかし、この実施例においては、各信号線４ａ
、４ｂがこの時定数τ′でスメア電荷排出が同時に行な
われ、かつ各信号線４ａ。

４ｂの夫々が排出されるべきスメア電荷量は、第１図の
実施例の場合の１／２５０倍であるから、結局、リセッ
トパルスＲＰの時間幅ｔ′は、第１図に示した実施例に
おけろリセット時間ｔとほぼ等しくなる。

この実施例は、信号線のスメア電荷の排出手段として信
号電荷の取り出しのための出力線１０や出力ビン１）を
用いろことができ、先の特開昭５９−１４４２７８号公
報に開示される従来技術に比べて部品点数やＬＳＩのビ
ン数が削減できろ。

第７図は本発明による固体撮像装置のさらに他の実施例
を示す構成図であって、第５図に対応する部分には同一
符号をつけて重複する説明ヶ省略する。

この実施例は、リセットパルス）ＬＰとして、垂直走査
回路８に供給される一方のクロックφ１？用いるもので
あり、これとクロックφ！（シたがつて、垂直ゲートパ
ルスＶＧ）との関係（１第６図に示すように設定される
。但し、このクロックφ１の時間幅は、第５図の実施例
におけろリセットパルスＲ，Ｐと同様である。

この実施例においては、固体撮像素子のＬＳＩにおけろ
リセットパルスの入力ビンが不要となるし、また、リセ
ットパルス発生手段が必要でなくなって構成がさらに簡
略化される。

また、オア回路２２ａ、２２ｂを設けろ代りに。

第８図に示すように、リセットパルスＲＰでスイッチン
グ制御さｒるＭＯＳ）ランジスタ２４ｍ。

２４ｂを信号線毎に設け、こ４らを通して信号線４ａ、
４ｂのスメア電荷を排出でろようにしても同様の効果が
得られろ。

なお、以上の各実施例では、各信号線は１フイールド毎
に選択されて信号電荷の取り出し走査が行なわれるもの
としたが、インタレース走査が行なわれろ場合には、信
号線の数が上記の２倍となり、信号線が１本おきに選択
されて信号電荷の取り出し走査が行なわれるから、各信
号線は１フレーム（２フイールド）毎に選択されて信号
電荷の取り出し走査が行なわれる。したがって、この場
合には、上記のリセット期間ｔやリセットパルス几Ｐの
時間幅は上記の２倍の１８Ｑｎｓｅｃ以上に設定丁れば
よい。

第９図１）充放電系の充放電時定数な小さくするだめの
一具体的手段を示す回路図であって、プリアンプ１６と
接地端子との間にスイッチ２５と電圧源２６とな設け、
このスイッチ２５なパルスＳＰでスイッチング制御する
ものである。

このスイッチングパルスＳＰは、第１０図に示すように
、水平プランギング期間Ｈ＠ＢＬＫ内の水平走査回路９
（たとえば、第１図）が最初に発生する水平ゲートパル
スＨＧａの前に設定し、このパルスＳＰの期間内にリセ
ット期間ｔやリセットパルスＲＰが存在するようにする
。また、電圧源２６の電圧値は電圧源１４の電圧値に等
しい。

そこで、信号線のリセット時には、スイッチ２５が閉じ
て充放電系の抵抗が非常に小さくなり、これによって充
放電系の時定数は大幅に低減する。

したがって、リセット時間な大幅に短かくすることがで
きるし、また、リセット時間を上記のように設定した場
合には、さらに多くのスメア電荷が排出できてスメア抑
圧効果が増大する。

また、第１）図に示すように、スイッチ２！ｌ　　。

負荷抵抗１５を並列に設けても同様の効果が得られろ。

なお、スイッチ２５としては、ＭＯＳ）ランジスタやリ
レーなど任意の手段を用いることができる。

第１２図は本発明による固体撮像装置のさらに他の実施
例を示す構成図であって、２７は排出線、２８は出力ビ
ンであり、第８図に対応する部分には同一符号をつげて
いる。

この実施例は、第８図に示した実施例のように、垂直走
査回路８に供給されるクロックφ□なリセットパルスＲ
Ｐとし、信号線４ａ、４ｂＫ接続された夫々のＭＯＳ）
ランジスタ２４ａ、２４ｂなスイッチング制御するので
あるが、これらＭＯ８トランジスタ２４　Ｍ、　　２４
　ｂは、出力線１０ではなく、排出線２７ｔＣ共通に接
続されており、この排出線２７に各信号線４ａ、４ｂに
生じたスメア電荷を排出するものである。排出線２７は
、また。

出力ビン２８を介して電圧源１４に接続されている。

この実施例は、第８図に示した実施例に比べて、排出線
２７．出力ピン２８が増加するが、スメア抑圧手段の充
放電系の充放電時定数な大＠に低減でき、リセット時間
の短縮あろいはスメア抑圧効果の増大化を達成できる。

第１３図１）本発明による固体撮像素子のさらに他の実
施例を示す構成図であって、２９ａ、２９ｂはインバー
タであり、第１２図に対応−′ｒる部分には同一符号を
つげている。

これまで説明した実施例は、垂直ゲートパルスＶＧの一
部やリセットパルスを用いて各信号線をリセットするも
のであったが、第１３図に示すこの実施例は、垂直ゲー
トパルスＶＧｔ、反転して得られるパルスをリセットパ
ルスとし、垂直ゲートパルスＶＧがない期間中信号線を
リセット状態にするものである。

第１３図において、垂直走査回路８が発生する垂直ゲー
トパルスＶＧａ、ＶＧｂは、先に示した特開昭５９−１
４４２７８号公報に開示される従来技術と同様に、水平
走査回路９が順次水平ゲートパルスな発生″ｒる水平走
査期間幅にほぼ等しい時間幅を有している。

この垂直走査回路８が垂直ゲートパルスＶＧＪＩを発生
すると、第１図で説明したよう（、水平方向の垂直ＭＯ
８）ランジスタ２ａ、・・・・・・とライン選択ＭＯ８
）ランジスタ５ａがオン状態となり、水平走査回路９が
順次水平ゲートパルスＨＧＪＩ。

・・・・・・を出力することにより、水平方向の画素１
）゜・・・・・・の信号電荷が順次信号線４ａ、　　ラ
イン選択ＭＯ８）ランジスタ５ａを介して出力線１０に
取り出されて水平走査が行なわれろ。このとき、垂直ケ
ートパルスＶＧａはインバータ２９ａに供給すれるが、
このインバータ２９ａの出力は＠Ｌ”であり、このため
に、ＭＯＩ９）ランジスタ２４ａはオフの状態になって
いる。

水平走査が終って垂直ゲートパルスＶＧａがなくなると
、インバータ２９ａの出力は”Ｈ”となＱ、ＭＯＳ）ラ
ンジスタ２４ａがオン状態となって信号線４ａが排出線
２７に接続される。このとき、水平方向の垂直ＭＯ８）
ランジスタ２ａ、・・・・・・・・・およびライン選択
スイッチ５ａはオフ状態となるから、信号線４ａに生ず
るスメア電荷はＭＯＳトランジスタ２４ａを介して排出
線２７に取り出される。すなわち、信号線４ａはリセッ
トされ、この状態は次に垂直ゲートパルスＶＧａが生ず
るまで継続する。

他の信号線４ｂ、・・・・・・についても同様であり、
垂直ゲートパルスＶＧｂ、・・・・・・が供給されてい
る期間、出力線１０に接続されて信号電荷取り出し状態
となるが、それ以外の期間では、排出線２７に接続され
てリセット状態になる。

そこで、垂直走査回路８が垂直ゲートパルス■Ｇｍ、Ｖ
Ｇｂ、・・・・・・な順番に出力するときには、各信号
線４ａ、４ｂ、・・・・・・は１フイールドにＩＨだけ
信号電荷取り出し状態となり、それ以外の期間リセット
状態とｔｃるから、このリセット状！！ｌは（１フイー
ルド）−（ＩＨ）期間設定されることになり、スメア電
荷が発生しても排出線２７に直ちに排出されて信号線に
蓄積されず、スメア抑圧効果が著しく高まることになる
。

また、インターレース走査を行なう場合には、垂直走査
回路８は１つおきの垂直ゲート線６ａ。

・・・・・・、６ｂ、・・・・・・に順番に垂直ゲート
パルスＶＧａ、・・・・・・、ＶＧｂ、・・・・・・を
出力するから、第１４図に示すように、あるフィールド
で垂直ゲート線６ａに垂直ゲートパルスＶ　Ｇ　ａが出
力されたとイ５ると、垂直ゲート線６ｂＫは、次のフィ
ールドに゛垂直ゲートパルスＶＧｂが出力され、各垂直
ゲート線に１フレーム（２フイールド）の周期で垂直ゲ
ートパルスＶＧが出力されることになる。したがって、
各信号線は１フレーム毎ＶＣ（ｔフレーム）−（ＩＨ）
の期間ずつリセットされ、同様にして、信号線でのスメ
ア電荷の蓄積防止効果が充分得られることになる。

ナオ、インターレース走査を行なわせろための垂直走査
回路としては、たとえ−ば、第３図において、スタート
パルス５ＰｔＩ：フレーム周期で供給し、アンド回路２
）ａ、２）ｂ、・・・・・・の出力を１つおきの垂直ゲ
ート線に順番に供給′ｆるようにしたり、あるいは、ス
タートパルス５Ｐｔｔフイールド周期で供給し、１つの
アンド回路の出力？フィールド毎に２つの垂直ゲート線
に交互に供給でればよい。

以上、本発明の実施例として、信号線が１つずつ選択さ
れ、選択された信号線について水平走査を行なってビデ
オ信号を得ろようにした固体撮像素子を用いた場合につ
いて説明したが、先に示した特開昭５９−１４４２７８
号公報に開示されるように、複数個の信号線を同時に選
択し、選択されたこれら信号線について同時に水平走査
を行なうようにして、各水平走査期間毎［、選択された
複数個の信号線の夫々を通して別々にビデオ信号ｆｋ：
同時に得ろようにした固体撮像素子を用いた場合には、
本発明が適用可能であることはいうまでもない。

〔発明の効果〕

以上説明したように、本発明によれば、信号電荷の取り
出し手段の少なくとも一部なスメア電荷の排出手段に用
いろことができ、スメア電荷の抑圧を実現可能として、
しかも、固体撮像素子の回路構成の簡略化、小型化、製
造の容易化を達成することができるという優れた効果を
得ろことができる。

【図面の簡単な説明】

第１図は本発明による固体撮像装置の一実施例を示て構
成図、第２図はその動作説明のためのタイミングチャー
ト、第３図は第１図における垂直走査回路の一具体例を
示す回路図、第４図はその動作説明のためのタイミング
チャート、第５図は本発明による固体撮像装置の他の実
施例を示す構成図、第６図はその動作説明のためのタイ
ミングチャート、第７図および第８図は夫々本発明によ
る固体撮像装置のさらく他の実施例を示す構成図第９図
はスメア電荷排出手段の一具体例の一部な示す回路図、
第１０図はその動作説明のためのタイミングチャート、
第１）図はスメア電荷排出手段の他の具体例の一部を示
す回路図、第１２図および第１３図は夫々本発明による
固体撮像装置のさらに他の実施例を示す構成図、第１４
図は第１３図の実施例のインターレース走査時の垂直ゲ
ートパルスの発生時点を示すタイミングチャートである
。１　ａ、　　１　ｂ、　　１　ｃ、　　ｌ　ｄ−−・・
・・画素、２ａ、２ｂ。２ｃ、２ｄ・・・・・・垂直ＭＯＳトランジスタ、３ａ
。３ｂ、３Ｃ，３ｄ・・・・・・水平ＭＯ８）ランジスタ
、４ａ、４ｂ・・・・・・信号線、５ａ、５ｂ・・・・
・・ライン選［ＭＯＳ）ランジスタ、６Ｊ１，６ｂ・・
・・・・垂直ゲート線、７１に、７ｂ・・・・・・水平
ゲート線、訃−・−垂直走査回路、９・・・・・・水平
走査回路、１０・・・・・・出力線、１）・・・・・・
出力ビン、１４・・・・・・バイアス電圧源、１５・・
・・・・負荷抵抗、２２ａ、２２ｂ・旧・・オア回路、
２３・・・・・・リセットパルスの入力ピン、２４ａ。１２４ｂ・・・・・・スメア電荷排出のためのＭＯＳ）
ランジスタ、２５・・・・・・スイツチ、２６・・・・
・・電圧源、２７・・・・・・排出機、２８・・・・・
・出力ビン、２９ａ。２９ｂ・・・・・・インバータ。代理人　弁理士　武　順次部（はか１名）第１図第２図）ＩＧｂ−一一見−１−−−−１−− 第３図第４図Ｉｏｆ１ｔ２　　　ちて４　　　ｔ５　ｔ６、　第５図も　−ｆ−Ｌ−３．−］−１−一第７図第９図第１０図第１）図第１２図

Claims

【特許請求の範囲】

（１）多数の画素が水平、垂直方向にマトリクス状に配
置され、水平方向に配列された全画素は夫々垂直スイッ
チング素子および水平スイッチング素子を介して共通の
信号線に接続されるとともに、該信号線の各々は選択ス
イッチング素子を介して出力線に共通に接続されて信号
電荷取出し手段をなし、垂直走査回路から所定の順序で
該選択スイッチング素子に垂直ゲートパルスが供給され
て該信号線が該順序で該出力線に選択接続され、かつ該
垂直ゲートパルスによって選択された信号線に接続され
た全ての垂直スイッチング素子を同時にオン状態とする
とともに、水平走査回路が水平走査期間に順次出力する
水平ゲートパルスにより、選択された該信号線に接続さ
れる該水平スイッチング素子を順番にオンし、該水平走
査期間水平方向に配列された画素から順番に信号電荷を
取り出すようにした固体撮像素子を備えた固体撮像装置
において、前記水平走査期間以外の期間にリセット信号
を出力する第１の手段とリセット信号でもって前記信号
線を選択する第２の手段と該第２の手段で選択された信
号線に生ずるスメア電荷を排出する第３の手段とからな
って該第１、第２、第３の手段の少なくとも１つを前記
信号電荷取出手段と共通にしてなるスメア電荷抑圧手段
を設け、前記信号線は、該スメア電荷抑圧手段によって
スメア電圧が除かれた後、前記垂直ゲートパルスでもっ
て選択されることを特徴とする固体撮像装置。
（２）特許請求の範囲第（１）項において、前記第１の
手段は前記垂直走査回路であって前記垂直ゲートパルス
の一部を前記リセット信号とし、前記第２の手段を前記
選択スイッチング素子とし、前記第３の手段を前記出力
線として、前記リセット信号を水平ブランキング期間内
に設定したことを特徴とする固体撮像装置。
（３）特許請求の範囲第（１）項において、前記第２の
手段を前記垂直スイッチング素子とし、前記第３の手段
を前記出力線として前記第１の手段からのリセット信号
を水平ブランキング期間毎に前記垂直スイッチング素子
に同時に供給するようにしたことを特徴とする固体撮像
装置。
（４）特許請求の範囲第（１）項において、前記第１の
手段を水平ブランキング期間毎に前記垂直走査回路にク
ロックを供給する手段とし、該クロックを前記リセット
信号とすることを特徴とする固体撮像装置。
（５）特許請求の範囲第（４）項において、前記第２の
手段を前記垂直スイッチング素子とし、前記第３の手段
を前記出力線とすることを特徴とする固体撮像装置。
（６）特許請求の範囲第（４）項において、前記第３の
手段を前記出力信号とし、前記第２の手段は前記垂直ス
イッチング素子に並列接続したスイッチング素子である
ことを特徴とする固体撮像装置。
（７）特許請求の範囲第（４）項において、前記第３の
手段はスメア電荷の排出線であり、前記第２の手段は前
記信号線毎に前記信号線と該排出線との間に接続された
スイッチング素子であることを特徴とする固体撮像装置
。
（８）特許請求の範囲第（１）項において、前記第１の
手段は前記垂直走査回路と前記垂直ゲートパルスが供給
されるインバータとからなり、前記第３の手段はスメア
電荷の排出線であり、前記第２の手段は前記信号線毎に
前記信号線と該排出線との間に接続されたスイッチング
素子であって、前記各信号線を前記垂直ゲートパルスの
期間以外の期間をスメア電荷の排出期間に設定したこと
を特徴とする固体撮像装置。