JPS6294949A - 半導体装置の特性測定方法 - Google Patents

半導体装置の特性測定方法

Info

Publication number
JPS6294949A
JPS6294949A JP60235728A JP23572885A JPS6294949A JP S6294949 A JPS6294949 A JP S6294949A JP 60235728 A JP60235728 A JP 60235728A JP 23572885 A JP23572885 A JP 23572885A JP S6294949 A JPS6294949 A JP S6294949A
Authority
JP
Japan
Prior art keywords
terminals
bonding pad
semiconductor device
transistor
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60235728A
Other languages
English (en)
Inventor
Hisao Sekine
関根 久夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP60235728A priority Critical patent/JPS6294949A/ja
Publication of JPS6294949A publication Critical patent/JPS6294949A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/541Dispositions of bond wires
    • H10W72/5445Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • H10W72/931Shapes of bond pads
    • H10W72/932Plan-view shape, i.e. in top view

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野〕 本発明は半導体装置の特性測定方法に関する。
〔従来の技術〕
従来 半導体装置の外部接続用ボンディングパッドは、
第3図に示す様に対応する外部リードとのみボンディン
グされ接続されていた。
すなわち、第3図において5トランジスタQ。
及びQ2のボンディングパッド1,2及び3.4はそれ
に対応する外部リードIA、2A及び3A。
ll Aと金属細線7により接続されていた。
〔発明が解決しようとする問題点] 上述した従来の外部リードとの接続構造を有する半導体
装置では、電気的特性の測定を行う場合、−mにソケッ
I〜に装着されるが、半導体装置の外部リードとソケッ
トの端子との間に接触抵抗Rが生じる。
第4図は第3図に示した半導体装置をソケットに装着し
た場合の等価回路図である。
第4図において、半導体装置の外部リードとソケットの
端子5,0との間に生ずる接触抵抗R1゜R2の値は一
定とはならず、半導体装置のソケツl〜への装着毎に0
.1〜数オ一ム程度の範囲でばら一フいた1直をとる。
従−)で、トランジスターQ1のコレクタ・エミッタ間
の飽和電圧VCEfsfiL1を測定する場合等に大電
流例えば、IA程度の電流を流した場合、接触抵抗R,
,R2に生じる電圧降下は、数百ミリボルト以上となる
。これに対し、飽和電圧■。E(saLlは、一般的に
は0.2〜0.5V程度であり、接触抵抗で生じる電圧
降下はVCI!(saLlと同等あるいはそれ以上の値
でばらついた1′直となるため、VCE(mail測定
そのものが困難であるという問題点があった6 本発明の目的は正確な半導体装置の特性測定方法を提供
することにある。
〔問題点を解決するための手段〕
本発明の半導体装置の特性測定方法は、第1の半導体素
子に接続されて設けられ第1及び第2の外部リードに接
続された第1及び第2のボンディングパッドと、第2の
半導体素子に接続されて設けられ第3及び第4の外部リ
ードに接続されt:第3及び第4のボンディングパッド
と、Mif記第3のボンディングパッドに1〜数μrn
の幅の部分を存するAl配線により接続されかつ前記第
1の外部リードに接続された第1の測定用ボンディング
パッドと、前記第4のボンディングパッドに1〜・数μ
mの幅の部分を有するAl配線により接続されかつ前記
第2の外部リードに接続された第2の測定用ボンディン
グパッドとからなる半導体装置の前記第1の半導体素子
を非導通とし、前記第1及び第2の外部リード間に電圧
計を接続しかつ前記第3及び第・1の外部リード間に電
流を流して前記第2の半導体素子の端子間電圧を測定し
たのち、前記第1及び第3の外部リード間及び前記第2
及び第4の外部リード間に電流を流し前記Al配線を溶
断するものである。
〔実施例〕
次に、本発明の実施例について図面を参照して説明する
第1図は本発明の−・実施例を説明する為の半導体装置
の平面図である。
第1図において、?導体装置は、第1のトランジスタQ
目に接続されζ設けられ第1及び第2の外部リード21
A、2113に接続された第1及び第2のボンディング
パッドlla、1.1bと、第2のトランジスタQ+2
に接続されて設けられ第3及び第4の外部リード22A
、22Bに接続された第3及び第4のボンディングパッ
ド12a、121つと、第3のボンディングパッド12
aに1〜数μmの幅の部分を有するAl配線14aによ
り接続されかつ第1の外部リード2LAに金属細線7に
より接続された第1の測定用ボンディングパッド13a
と、第4のボンディングパッド12 bに1〜数μmの
幅の部分を有するAl配線1・11)により接続されか
つ第2の外部リード21Bに金属細線7により接続され
た第2の測定用ボンディングパッド13bとから構成さ
れている。
第2図は第1図の半導体装置を電気特性測定用のソケッ
トに装着した場合の等価回路図であり、31〜34はソ
ケットの端子、RH1,R12,[(13及びR−14
は接触抵抗である。以下第2図を用いてトランジスタの
コレクタ・エミッタ間の飽和電圧■CElsaL+の測
定方法の一例を説明する。
まず、トランジスタQ1□のVCE(saLlを測定す
る場合はトランジスタQllを非導通とし、端子31.
32間に電圧計を接続する。そして端子33゜34間に
IA程度の電流Iを流してl・ランジスタQ+2のVC
E(saLlを測定する。
次に、端子33と31間及び端子34と32間に電流を
流しAl配線13a、13bを溶断する。
本例ではI・ランジスタQ12に対する他の半導体素子
はトランジスタQ + +であり、■・ランジスタQI
2に対して独立している為トランジスタQ + +を非
導通としてもVCEfs□、の測定に対しては特に問題
は生じない。従ってこの場合の端子33と34問におけ
る電圧降下は、R13=O,IΩ、 R,4=0゜2Ω
、I=LAとするとOj V + V CE(mail
 となる。
本来、トランジスタQ+2のVCE(maLlは0.3
 V程度であるが、従来の測定方法ではR,3,R,4
の値が一定でない為、VCP:(+atlのの正確な測
定は困難であ−)なが、上述したように端子31.32
間に電圧計を接続すればその間のインピーダンスは数メ
ガオームとなるのでR,、、R12の影響は無視てきる
為、VCE(matlを正確に測定できる。
また、測定後は人2配線13a、13bを溶断1.7C
おく為に、半導体装置の使用に対しては特に問題は生じ
ない。
尚、[X、記実施例においてはトランジスタのコレ7々
 エミッタ間の飽和電圧の測定について説明したが、本
発明はトランジスタの他の端子間電圧やM OS F 
E Tの端子間電圧の測定等にも適用できる。
〔発明の効果、〕
以上詳細に説明したように、本発明によれば、2つの半
導体素子間を接続する測定用ボンディングパッドを設け
、一方の半導体素子を非導通とし、他方半導体素子の端
子間に電流を流すことにより、端子間電圧を正確に測定
できるという効果のある半導体装置の測定方法が得られ
る。
【図面の簡単な説明】
第1図は本発明の一実施例を説明する為の半導体装置の
平面図、第2(21は第1図の半導体装置をソケットに
装着した場合の等価回路図、第3図は従来の半導体装置
の特性測定方法を説明する為の半導体装置の平面図、第
4図は第3図の半導体装置をソケットに装着した場合の
等価回路図である。 1〜4・・・ボンディングパッド、■A〜4 A・・・
外部リード、5.6・・・端子、7・・・金属細線、]
、 1 a・・・第1のボンディングパッド、Ilb・
・・第2のボンディングパッド、1.2 a・・・第3
のボンディングパッド、1.2 b・・・第2のボンデ
ィングパッド、13、上 第1の測定用ボンディングパ
ッド、 13 b・・第2の測定用ボンディングパッド
、14a、]11)・・Al配線、21A・・・第1の
外部リード、2コF(・・・第2の外部リード、22A
・・・第3の外部り・Iて、22B・・・第4の外部リ
ード、Q+ 、Qz 。 Q+1.Q+z・1−ランジスタ、R,、、R2,R目
。 1マ、□、 RI:!、 R14・・・接触抵抗。 /ItAAI配斥 第 2 閏

Claims (1)

    【特許請求の範囲】
  1.  第1の半導体素子に接続されて設けられ第1及び第2
    の外部リードに接続された第1及び第2のボンディング
    パッドと、第2の半導体素子に接続されて設けられ第3
    及び第4の外部リードに接続された第3及び第4のボン
    ディングパッドと、前記第3のボンディングパッドに1
    〜数μmの幅の部分を有するAl配線により接続されか
    つ前記第1の外部リードに接続された第1の測定用ボン
    ディングパッドと、前記第4のボンディングパッドに1
    〜数μmの幅の部分を有するAl配線により接続されか
    つ前記第2の外部リードに接続された第2の測定用ボン
    ディングパッドとからなる半導体装置の前記第1の半導
    体素子を非導通とし、前記第1及び第2の外部リード間
    に電圧計を接続しかつ前記第3及び第4の外部リード間
    に電流を流して前記第2の半導体素子の端子間電圧を測
    定したのち、前記第1及び第3の外部リード間及び前記
    第2及び第4の外部リード間に電流を流し前記Al配線
    を溶断することを特徴とする半導体装置の特性測定方法
JP60235728A 1985-10-21 1985-10-21 半導体装置の特性測定方法 Pending JPS6294949A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60235728A JPS6294949A (ja) 1985-10-21 1985-10-21 半導体装置の特性測定方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60235728A JPS6294949A (ja) 1985-10-21 1985-10-21 半導体装置の特性測定方法

Publications (1)

Publication Number Publication Date
JPS6294949A true JPS6294949A (ja) 1987-05-01

Family

ID=16990349

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60235728A Pending JPS6294949A (ja) 1985-10-21 1985-10-21 半導体装置の特性測定方法

Country Status (1)

Country Link
JP (1) JPS6294949A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008157934A (ja) * 2007-12-17 2008-07-10 Sumitomo Bakelite Co Ltd 熱硬化性樹脂組成物半導体装置の高温保管信頼性評価方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008157934A (ja) * 2007-12-17 2008-07-10 Sumitomo Bakelite Co Ltd 熱硬化性樹脂組成物半導体装置の高温保管信頼性評価方法

Similar Documents

Publication Publication Date Title
US5606128A (en) Semiconductor acceleration detecting device
JP2858390B2 (ja) 縦型半導体装置の特性測定方法
KR100730046B1 (ko) 본딩 장치
JP2824360B2 (ja) 電流検出用半導体装置
JPH0749540Y2 (ja) 半導体集積回路装置
JPH1068645A (ja) センサ取付板、センサユニット及び流速センサモジュール
JPS62109334A (ja) ウエハプロ−ビング装置
JP3174195B2 (ja) チップ形電子部品の抵抗値測定方法
JPH11218511A (ja) ガスセンサ
JP2589876B2 (ja) 半導体集積回路装置
JPH01278033A (ja) 半導体集積回路のパッド配置構造
JPS59122967A (ja) 電気的特性測定装置
JPH02283051A (ja) 半導体装置
JP2592180Y2 (ja) 圧力センサ
JPH0982714A (ja) 半導体集積回路の入出力端子
JP2901280B2 (ja) 半導体装置
JPS618939A (ja) 半導体装置
JPH0533017Y2 (ja)
JPS62194681A (ja) 半導体装置
JPH0562723A (ja) 混成集積回路装置
JPH03129848A (ja) 半導体素子
JP2975263B2 (ja) 磁気検出装置
JPH0121562Y2 (ja)
JPH0382358A (ja) 磁電変換装置
JPS6081852A (ja) 半導体装置