JPS6295669A

JPS6295669A - 画像処理装置

Info

Publication number: JPS6295669A
Application number: JP60234559A
Authority: JP
Inventors: Yoshinobu Mita; 三田　良信
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1985-10-22
Filing date: 1985-10-22
Publication date: 1987-05-02
Anticipated expiration: 2011-03-06
Also published as: JPH0823887B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】「産業上の利用分野」本発明はデイザ処理化された画像データをデイザ処理前
のｆｉ淡両画像データ復元し１画像処理する画像処理装
置に関するものである。

し従来の技術」従来の画像処理装置においては、主に以下の様にして画
像データを記憶していた。

（１）濃淡のある深みを持つ画像データ信号をそのまま
ページメモリに記憶する。

（２）画像処理の最終段階でデイザ処理を行ない、２値
化、３値化、あるいは４値化等して、しかる後にページ
メモリに記憶してページメモリの記憶容量の小容量化を
図る。

（３）画像処理の最終段階でデータ圧縮し、ページメモ
リの記憶容量の小容量化を図る。

［発明が解決しようとする問題点］しかし、上述の（１）においてはページメモリとして大
容量の記憶容量が必要となり、大変高価な画像処理装置
となってしまっていた。

また、（２）においては、下の画像データ値に復元する
有効な手法がなく一度デイザ処理化した画像データを再
び画像処理することは困難であった。

一方（３）においては、再び画像処理を行う際にデータ
伸長しなければならない、ところが一度データ圧縮され
た画像データはコード化されてしまうために、その画像
データの位置アドレスを失ってしまう、そのために再び
画像処理を施す場合に所望の位置の画像データのみをア
クセスする事が非常に困難であり、順次ラスタごとに伸
長しなければならなかった。

又、この方法をファクシミリ等に利用しても文字、線画
等のデータ圧縮は圧縮率が高いが、階調画をデイザ処理
した画像データの圧縮率は決して高くなく１階調を持つ
深みのある画像データをそのまま圧縮することはできな
かった。

［問題点を解決するための手段」本発明は前述のような従来の問題点を解決する装置を提
供することを目的とするものであり、この問題を解決す
る一手段として、例えばデイザ法により多値化処理する
デイザ処理手段と、該デイザ処理手段にょリデイザ処理
された画像データをデイザ処理前の階調性をもつ複数ビ
ットの濃淡画像データに復元する復元手段とを備える。

「作用」かかる構成において、復元手段は、テイザ処理手段での
処理デイザマトリクスサイズ内の積分値を正規化して、
デイザ処理前のビット数にした第１の階調信号と、デイ
ザ処理手段でのデイザ処理前の処理単位ビット数で、全
ビット°゛オン″の第２の階調信号とを所望の比率で混
合し、復元データとする画像処理装置を提供するもので
ある。

［実施例］以下、図面を参照して本発明に係る一実施例を詳説する
。

第１図〜第４図は本発明に係る一実施例を示し、第５図
は本実施例に関する処理概念を説明する図である。

第１図は本発明に係る一実施例の全体構成図であり１図
においては中央制御部６により他の残りのすべての系が
制御される。

まず、中央制御部６により画像読取スキャナ１又は記憶
装置２が駆動される０画像読取スキャナｌ又は記憶装置
２から読み出された画像データはまず切換部３に入力さ
れる。切換部３においては、中央制御部６の制御に従っ
て画像読取スキャナ１．記憶装置２、多階調化部１３よ
りの画像データのうちの１つを選択して出力する。具体
的にはこれらのうちの駆動されているものの出力を選択
し出力する。画像処理部４には切換部３よりの出力が入
力され、ここで各種の画像処理が施され、ビットマツプ
メモリ９、又はビットマツプメモリ１０に対し処理画像
を出力する。又、このとき画像処理部４においては、最
終段においてデイザ処理が施され、２値化、３値化デー
タ等にデイザ処理される０画像処理部４において、アフ
ィン変換等のアドレス変換処理を行った場合に、変換さ
れたアドレス情報をセレクタ７、及びセレクタ８に対し
出力する。

ところで本実施例においては、通常ビットマツプメモリ
９．ビットマツプメモリｌＯのうちどちらかは書き込み
状態であり、他方のビットマツプメモリは停止状態か又
は読み出し状態である。ビットマツプメモリ９、ビット
マツプメモリ１０のうち書き込み状態のビットマツプメ
モリに対応するセレクタ９、セレクタ１０のどちらかが
画像処理部４が出力するアドレス情報を選択し、書き込
み状態のビットマツプメモリ９．１０のいずれかに出力
する。この制御は中央制御部６により制御される。

又、画像処理部４において上述のアドレス変換処理が行
なわれない場合にはアドレス情報はセレクタ７．８には
出力されず、直接画像処理部４よリビットマップメモリ
９、又はビットマツプメモリｌＯに出力される。この場
合にはアドレス情報の出力されるべきビットマツプメモ
リは中央制御部６よりの画像処理部４への制御に基づい
て決定される。

一方、セレクタ７．８にはアドレス発生器５よりのアド
レス情報も入力されており、ビットマツプメモリ９、ビ
ットマツプメモリ１０のうちいずれかが読み出し状態の
時にはそれに対応するセレクタ７、セレクタ８のいずれ
かが中央制御部６に選択制御され、選択されたセレクタ
はアドレス発生器５よりのアドレス情報を選択し、読み
出し状態のビットマツプメモリ９．ｌＯのいずれかに出
力する。アドレス発生器５は出力装置１２又は多階調化
部１３の処理に同期して順次ビットマツプメモリの読み
出しアドレスを発生し、読み出し状態のビットマツプメ
モリより対応する画像データを読み出し、データ切換部
１１を介して出力装置１２又は多階調化部１３に送る。

このデータ切換部１１は中央制御部６に制御され、ビッ
トマツプメモリ９、ビットマツプメモリ１０のうち出力
状態（読み出し状８）のビットマツプメモリよりの読み
出しデータを選択し出力する０画像処理された結果を出
力装置１２に出力する場合には、中火制御部６が出力装
置１２より画像データを出力するよう駆動制御し、デー
タ切換部１１よりの出力データを出力装置１２より出力
させる。

ところで、ビットマツプメモリ９．１０に記憶されてい
る画像データを読み出し、再び画像処理部４で画像処理
を施す場合には、データ切換部１１よりの出力データは
、中央制御部６により駆動されている多階調化部１３に
送られる。多階調化部１３にはデータ切換部１１から出
力される？値化、３値化等の出力データが入力され、画
像処理部４で処理される画像データのビット数に、即ち
、デイザ処理が施される以前の画像データに復元されて
切換部３に出力される。

この時、切換部３では、中央制御部６に制御され、多階
調化部１３の出力を選択し画像処理部４に出力する。こ
の時中央制御部６により多階調化部１３のデータ遅延と
画像処理部４の同期が取られる。なお、ビットマツプメ
モリ９　、１０（１）つｔ：ｙ読み出しに使用されてい
ない方のビットマツプメモリには画像処理部４において
画像処理を施された画像データが順次書き込まれること
になる。

この様にして本実施例においては、デイザ処理されてビ
ットマツプメモリ９又は１０に格納された画像情報を、
再びデイザ処理化前のデータに復元されて再び画像処理
することができ、多目的の画像処理が行なえる構成とな
っている。

画像の単なる移動処理等の様に階調に影響せず、デイザ
パターン等を崩さないで処理することのできる場合等に
おいては、ビットマツプメモリから読み出した画像デー
タをそのまま画像処理することができるように、多階調
化部１３においては中央制御部６よりの制御によりデー
タ切換部１１の出力に対して何の処理も行なわず、素通
しにすることもできる構成となっており、また画像処理
部４においても中央制御部６の制御により画像処理後の
画像データに対してデイザ処理を行なわず、そのままセ
レクタ７．８に出力可能な構成となっている。

第１図中の多階調化部１３の詳細ブロック図を第２図に
示す。

第２図において、データ切換部１１よりの画像データは
ラインメモリ２１〜２６及び切換回路３５に入力される
。ここで入力された画像データを多階調化しない場合（
素通しとする場合）には中央制御部６よりの制御信号３
６により切換回路３５よりデータ切換部１１よりの出力
データがそのまま選択出力される。

多階調化処理される場合にはラインメモリ制御部２７の
制御によりラインメモリ２１〜２６のいずれかが選択さ
れ、選択されたラインメモリに画像データを書き込む、
ラインメモリ２１〜２６は水平同期信号のくる毎に順次
ラインメモリ２１゜２２．２３，２４，２５．２６の順
に選択され、書き込まれる。ラインメモリ２１〜２６よ
リノ出力信号ＬＮＩ−ＬＮ６はラインメモリセレクタ２
８に入力される。メモリ制御部２７はラインメモリセレ
クタ２８を制御し、ラインメモリ２１〜２６のうち最後
の書き込み状態があってから一番時間の経過しているラ
インメモリの読み出し出力、即ち最先に書き込まれたラ
インメモリの読み出し出力をＬｌに出力し、次に古い２
番目の読み出し出力をＬ２に出力し、以下Ｌ３　、　Ｌ
４　、　Ｌ５と順次先格納順に選択出力し、現在書き込
み中のラインメモリの出力についてはラインメモリセレ
クタ２８より出力しない０以上の制御動作により連続す
るＬＬ−Ｌ５の５ラインの画像データをラインメモリセ
レクタ２８が出力することになる。

ラインメモリセレクタ２８の出力は多階調化回路３０に
入力されており、ここで後述する複数ビットの階調を持
った信号に変換されて、文字線画判別回路２９に出力す
る。又、多階調化回路３０よりの複数ビットの信号は、
文字線画判別回路２９に送られ、ここで信号が一定時間
遅延され、位相を調整された後乗算回路３２．３３に出
力される。−万セレクタ２８よりの各信号は補正回路３
１にも入力され、入力データはここで画像処理部４で処
理される画像データのビット数に対応するデータ毎に区
分され、全ビットを“ｉ”（ｓビット構成であれば“＃
ＦＦ”）に変換された後にデータのレベルを乗算する。

ここでデータのレベルとはデイザ処理が２値化の場合、
その結果の”Ｏ”、”ｌ”をいい、３１１化の場合はそ
の結果である’０”　、　”　　１／２”　、　”　ｌ
　”であリデイザ処理が４値化である場合は”０″、”
１／３”　。

”　２／３°’、”ｔ”である。その後文字線画判別回
路２９の遅延量に応じて位相調整され、乗算回路３３に
出力する。

一方、文字線画判別回路２９には多階調化回路３０の出
力が入力され、１画素ごとに、入力された画素データが
文字や線画であるか、中間調の階調画であるか判別され
る。その判別結果により、０〜ｌの数を乗算回路３２．
３３に出力する。

ただしここで乗算回路３３に出力する値を“α′。

（Ｏ≦α≦１）とする時、乗算回路３２に出力する値は
ｌ−α′′とする。“α“は文字線画判別回路２９にお
いて注目画素が中間調の階調画より、文字や線画に近い
と判断される程°°１“に近づき、注目画素が中間調の
階調画に近いと判断される時は“θ′”に近づく値であ
る。

乗算回路３２においては、文字線画判別回路２９の出力
”１−α”と多階調化回路３０の出力が入力されており
、両値を乗算して加算回路３４に出力する０乗算回路３
３においても同様に文字線画゛Ｉ別四回路９の出力°°
αパと補正回路３１の出力が入力さ゛れており、両値を
乗算して加算回路３４に出力する。加算回路３４では、
この乗算回路３２、乗算回路３３の両回路の出力が加算
され、結果を切換回路３５に出力する。この時には切換
回路３５よりは加算回路３４の出力が選択され、切換部
３に入力される。

なお１以上の説明を補足すると、加算回路３４の出力は
多階調化回路３０、補正回路３１の出力を混合比（ｌ−
α）対（α）の比で混合した値である。又、α″は文字
や線画に近づく程、“１′”に近づく、ところで補正回
路３１の出力は前述したように、デイザ処理結果を複数
のビットに拡張しただけなので文字や線画の情報を失っ
ていない。しかしながら前述の２値、３値等の階調しか
持ち合わせていない。

一万′、後述する多階調回路３０については多くの階調
性を持っているが、文字、線画等の情報は失われている
。

このため、加算回路３４は文字線画情報°°α′が大き
い時（”　ｌ　”に近い時〕に、文字線画情報を失って
いない補正回路３１のデータを混合する比率を大きくし
、また、文字線画情報°゛α″が小さい時（１−α″が
１に近い時〕、即ち中間調の階調画の時には多くの階調
を持っている多階調化回路３０の出力を混合する比″４
″′ｌ−α″を大きくする。故に本実施例の多階調化部
１３の出力は線画情報と階調情報を失わずに、先にデイ
ザ処理によりデイザ化データに圧縮されたものを伸長す
る事ができる。

次に多階調化回路３０の一実施例の詳細ブロック図を第
３図に示す。

第３図において、ラインメモリセレクタ２８の出力は加
算器４１に入力される。又、本実施例ではＬｌ−Ｌ５の
５画素分の画像データを加算する、加算器４１において
画像の垂直力向５画素分の加算が行なわれた後に、この
加算データはラッチ４２、加算器４３．４５．４７．４
９にそれぞれ出力される。ラッチ４２．４４．４６．４
８には、画像の水平方向に１画素おきに発生する画像同
期クロックＣＬＫがそれぞれ入力されている。

加算器４２の出力５画素の加算結果は、ラッチ４２で１
画素分遅延し加算器４２において次の５画素の加算結果
と加算される。その結果はラッチ４４でさらに１画素遅
延した後に加算器４５で次の５画素の加算結果と加算さ
れラッチ４６でまた１画素分遅延し次の５画素の加算結
果と加算器４７で加算される。この結果はさらにラッチ
４８で１画素分遅延し加算器４９に出方される。加算器
４９には次の５画素の加算結果と加算され出方される。

以上のようにして垂直方向５画素、水平方向５画素の５
Ｘ５のマトリクス計２５画素の加算が行なわれる。この
演り結果は位相合わせ回路５０及び文字線画判別回路２
９に出力される０位相合わせ回路５０では、文字線画判
別回路２９の遅延量に応じた遅延が行なわれ、遅延され
た画素データは階調変換回路５１に入力される０階調変
換回路５１では画像処理部４の処理ビット数に変換し、
来夏回路３２に出力する。

以上説明した本実施例では、多階調化回路３０において
５×５のマトリクスの加算演算を行なう例について述べ
たが、後述する理由によりマトリクスサイズを垂直方向
、水平方向ともにデイザマトリクスサイズの整数倍とし
ている０本実施例の場合のデイザマトリクスサイズは５
×５であり、又、（ｎ、ｍ＝１）である。

テイザマトリクスサイズが水平方向Ｍ、垂直方向Ｎの（
ＭＸＮ）の場合、ラインメモリ構成とじて本実施例のラ
インメモリ２１〜２６の構成に変え、（ｎＮ＋１）（ｎ
、Ｎは整数）のラインメモリを備える構成にし、加算器
４１の入力Ｌｌ〜Ｌ５をＬ　Ｌ　−Ｌ　ｎ　Ｎ　（１）
　（ｎ　Ｘ　Ｎ　）木とし、ラッチ４２〜４８．加算器
４３〜４９の構成をそれぞれ（ｍＭ−１）にすればよい
（ｍ、Ｍは整数）ことは容易に推察できる。

次に多階調化回路３０のｎ　Ｎ　Ｘ　ｍ　Ｍのマトリク
スの加算演算をデイザマトリクスサイズＮＸＭに対して
水平方向、垂直方向ともに整数倍にする理由を第５図を
参照して説明する。

以下の説明では７ｉ′Ｓ５図を、デイザマトリクス４Ｘ
４のデイザ処理結果のｌ”　、”０”を、黒白で図面化
した水平方向、垂直方向共に画像と対応させたものとし
て考えても良いし、又、ビットマツプメモリ空間と対応
させたものとして考えても良い、なお、第５図では黒化
″＄　”　０．５’“の中間調画像としている。

もし仮に、図中、Ａ２．Ｂ２に示すように、２×２のマ
トリクスで加算演算すると、ＭＡＸ”　　１．０”、Ｍ
ＩＮ″’　ｏ、ｏ”の黒化率となり、また、Ａ３　、Ｂ
３に示すように、３Ｘ３のマトリクステ加算演算スルト
、ＭＡＸ　”　２／３”　、　ＭＩ　Ｎ”　１／３”の
黒化率となる。同様に、Ａ５．Ｂ５に示すように、５×
５のマトリクスでは、ＭＡＸ“３１５“、　ＭＩ　Ｎ　
”　２１５”の黒化率となり、また、Ａ６　、Ｂ６に示
すように、６×６のマトリク７、テハＭＡＸ　”　２／
３”　、　Ｍ　Ｉ　Ｎ″　１／３”　（７）黒化率とな
る。この結果、一様な濃度データを多階調化処理した結
果、この濃度データが処理前と比べて一様でなくなり、
周期的な値となってしまう。

このため、復元処理した濃度データに対して、画像処理
部４で再び画像処理を施した後にデイザ処理すると、モ
アレの発生を引き起こしてしまう０文字線画判別回路２
９においても同様に濃度データが一様でなく、周期的な
値は濃度差があるので、文字や線画と誤判断され易い。

ところが本実施例に示す如きデイザマトリクスと同じサ
イズ、又は垂直方向、水平方向ともに整数倍のマトリク
スで加算処理を行なうと（例えば第５図に示すＡ４　、
Ｂ４のように）、デイザの周期性を全くひろう事なく多
階調化が行なえる。

次に文字線画判別回路２９の詳細を第４図を参照して説
明する。第４図は文字線画判別回路２９の詳細ブロック
図である。

多階調化回路３０よりの出力は文字線画判別回路２９の
ラインメモリ６０〜６３に人力される。

ラインメモリ６０〜６３はラインメモリ２１〜２６と同
様の動作をする。即ち、ラインメモリ６０〜６３のうち
順次１つだけ書き込み可能状態となり、水平同期信号の
くる毎に順次古い順に先の書き込みデータに重ねて新た
なデータが書き込まれる。各ラインメモリ６０〜６３よ
りの読み出し出力ＬＬＮＩ−ＬＬＮ４は、セレクタ６５
に入力され、ラインメモリ６０〜６３のうち書き込まれ
た状態になって一番時間のたっている（最先に書き込み
処理された）ラインメモリ出力がＬＬＩに出力され、２
番目に古く書き込まれたラインメモリ出力がＬＬ２．３
番目はＬＬ３にそれぞれ出力される。現在書き込み中の
ラインメモリの出力はセレクタ６５より出力されない。

なおこれら一連の制御はメモリ制御部６４により制御さ
れる。

ラッチ６６〜７２には前述の画像同期クロックＣＬＫが
入力されている。セレクタ６５よりの田方ＬＬＩはラッ
チ６６、ラッチ６９でそれぞれ各１画素分ずつ遅延され
、加算器７３に入力される一方、出力ＬＬ２はラッチ６
７．７０．７２でそれぞれ各１画素分ずつ遅延される。

そしてラッチ６７．７２の出力は加算器７３に入力され
、ラッチ７０の出力は減算器７４に入力される。セレク
タ６５よりの出力ＬＬ３は、ラッチ６８．７１で同様に
１画素分ずつ遅延され、加算器７３に入力される。そし
て、加算器７３の出力は減算器７４に入力される。そし
て減算器７４ではラッチ７０の出力の４倍から加算器７
３のデータを減算する処理を行なう、即ち、減算器７４
の出力としては３×３のコンボリューション（２次微分
）の結果が得られることになる。

減算器７４の処理結果である出力信号は、続いて混合比
率演算回路７５に入力される。ここで、減算器７４の絶
対値が大きい程、前述°°α′′を“１”に近づける処
理を行なう、ここでは、第１の閾値を越えた時に（α＝
１）とし、第２の閾値以下では（α＝０）とし、第１の
閾値と第２の閾値間のイ１によりαを′″１”〜”　ｏ
　”に変化させる。そして出力−α′°と°°ｌ−αパ
はそれぞれ前述の第２図に示す乗算回路３２、乗算回路
３３に出力される。

以上説明した様に、本実施例においては、文字線画判定
回路２９では３Ｘ３の２次微分を行なっている例につい
て示したが、これに替え、５×５の２次微分や、２つ以
上の方向の１次微分の絶対値の和等のエツジを検出する
手段であれば、特に限定されるものではない。

又、文字線画判別回路２９においては、サンプリングモ
アレのない多階調化回路３０の出力を入力しているので
、網点化されたデイザを文字や線画として誤判定するこ
ともない。

以上説明した様に本実施例によれば、デイザ処理された
信号を略正確に階調性のある複数ビットの信号（濃淡画
像データ）に復元することができ、デイザ処理された後
、ビットマツプメモリに書き込まれた画像を再び再生し
、繰り返し画像処理することが可能になり、ソース側の
メモリとディスティネーション側のメモリをビットマツ
プメモリに置き変える事ができる。このため、画像デー
タを記憶する記憶メモリを小容量のメモリで構成するこ
とができ、かつ記憶画像データを繰り換えして再画像処
理を行う事ができる。

また、デイザ処理され、２値化処理された画像データを
文字や線画の情報を保ちながら、再び階調性のある画像
データに変換することが出来る。

［発明の効果］以上説明した様に本発明によれば、デイザ処理され２値
化された画像データを文字や線画の情報を保ちながら、
再び階調性のある画像データに変換することが出来る。

また、２価化画像データをサンプリングする際のモアレ
を抑制するとともに、多階調に再生された画像を再びデ
イザ処理する時のモアレ発生を抑制する事が出来る。

【図面の簡単な説明】

第１図は本発明に係る一実施例のブロック図、第２図は
第１図に示す多階調化部の詳細ブロック図、第３図は第２図に示す多階調化回路の詳細ブロック図、第４図は第２図に示す文字線画判別回路の詳細ブロック
図、第５図は面積率５０％のデイザ化画像を示す図である。図中、ｌ・・・画像読取スキャナ、２・・・記憶装置、
３・・・切換部、４・・・画像処理部、５・・・アドレ
ス発生器、６・・・中央制御部、７，８，２８．６５・
・・セレクタ、９．１０・・・ビットマツプメモリ、１
１・・・データ切換部、１２・・・出力装置、１３・・
・多階調化部、２１〜２６．６０〜６３・・・ラインメ
モリ、２７．６４・・・メモリ制御部、２９・・・文字
線画判別回路、３０・・・多階調化回路、３１・・・補
正回路、３２．３３・・・乗算回路、３４・・・加算回
路、４１゜４３．４５，４７，４９．７３・・・加算器
、４２゜４４．４６，４８．６６〜７２・・・ラッチ、
５０・・・位相合わせ回路、５１・・・階調変換回路、
７４・・・減算器、７５・・・混合比率演算回路である
。特許出願人　　　キャノン株式会社こ：ｌ：ユΣ

Claims

【特許請求の範囲】

（１）テイザ法により多値化処理するデイザ処理手段と
、該デイザ処理手段によりデイザ処理された画像データ
をデイザ処理前の階調性をもつ複数ビツトの濃淡画像デ
ータに復元する復元手段とを備えた画像処理装置であつ
て、該復元手段は前記テイザ処理手段での処理デイザマ
トリクスサイズ内の積分値を正規化してデイザ処理前の
ビツト数にした第１の階調信号と、前記デイザ処理手段
でのデイザ処理前の処理単位ビツト数で全ビツトオンの
第２の階調信号とを所望の比率で混合し復元データとす
ることを特徴とする画像処理装置。
（２）復元手段により混合される所望の比率は第１の階
調信号に基づきエツジ検出されたエツジ検出値により決
定されることを特徴とする特許請求の範囲第１項記載の
画像処理装置。
（３）復元手段により混合される所望の比率は第１の階
調信号に基づく２次微分によりエツジ検出された検出値
により決定されることを特徴とする特許請求の範囲第２
項記載の画像処理装置。
（４）復元手段により正規化されるマトリクスサイズは
デイザ処理手段でデイザ処理されるデイサマトリクスサ
イズの整数倍のマトリクスとすることを特徴とする特許
請求の範囲第１項記載の画像処理装置。