JPS629682Y2 - - Google Patents

Description

【考案の詳細な説明】 考案の背景 この考案は一般にソレノイド制御システムに関
するものでありかつそれに用いる尖端検出装置に
関する。より特定的には、この考案は、ソレノイ
ドアマチユアまたはプランジヤが位置決めされる
とすぐにソレノイドが常にターンオフされあるい
は電流が減少されるように、ソレノイド付勢期間
が、その上に課せられた仕事量の関数であるソレ
ノイド制御システムに関する。

先行技術は、電気ソレノイドを用いた電気機械
的システムおよびソレノイド制御システムの例で
満たされる。多くのプリンタシステムはソレノイ
ド付勢プリントハンマを用い、記録カード給送装
置はソレノイド作動つかみ装置を用い、かつカー
ドまたはチエツク選別装置はソレノイド作動ポケ
ツトゲートを用いる。先行技術のソレノイド制御
システムの多くは、次のような１以上の方法でソ
レノイドを消勢した。先行技術のシステムのほと
んどは、ソレノイドが最初にターンオンされてか
ら固定された時間でソレノイドをターンオフする
ように作動する。他の形式のシステムは、ソレノ
イドが位置決めされるとき感知しかつコイルを消
勢するように作動する比較的穏やかに反応する機
械的スイツチのような機械的帰還を用いる。さら
に他のシステムは写真光学装置などを用いてソレ
ノイドプランジヤの現在の位置を検出しその結果
プランジヤが予め定められる物理的位置に達する
ときそのコイルを消勢する。先行技術のシステム
のいくつかは、ソレノイドが位置決めされてソレ
ノイドコイルを消勢した後に電流の予め定められ
るしきい値レベルに達するときを決定する比較手
段を用いる。

先行技術の前掲システムのすべては次のような
１以上の不利益をこうむつている。これらのシス
テムのどれも、ソレノイドが位置決めする実質的
に精密な時間でソレノイドをターンオフせず、こ
の結果プランジヤまたはアマチユアが位置決めし
た後ソレノイドが駆動され続けるのでエネルギの
浪費を生じる。これはシステムの電源要求を非常
に増大させかつソレノイドコイルまたは関連の回
路に損傷をきたし得る過熱の可能な発生を生じ
る。さらに、プランジヤが位置決めした後に発生
される熱は、エネルギを浪費しかつ多分コイルに
害を与えるのに加えて、またはその抵抗を増大す
ることによつてソレノイドの実効を減少する。先
行技術のシステムの多くのさらに他の不利は、タ
ーンオフの時間に関連してソレノイドプランジヤ
の正確な位置が変化しそれによつて反復可能なダ
ンピング特性を達成するようにソレノイドのダン
ピングを制御するのをきわめて困難にさせるとい
う事実を生じる。エネルギ浪費の問題は電源要求
が臨界的である場合に特に重要である。

考案の概要 この考案の目的は、電力消費を最小化しかつソ
レノイド内に発生される熱を最小化するためのソ
レノイド制御システムを提供することである。

この考案のさらに他の目的は、ソレノイド付勢
期間がそれに課せられた仕事量の関数であるソレ
ノイド制御システムを提供することである。

この考案のさらにその他の目的は、システムの
電力要求を減少するために、発生された熱および
それから生じる損傷を減少するために、かつ制御
されたダンピングに対し許容するためにソレノイ
ドがプランジヤの予め定められた位置で消勢され
るソレノイド制御システムを提供することであ
る。

この考案のさらに他の目的は、改良された反復
可能なダンピング特性を有しかつより速い時間に
より良いドロツプアウト特性を有するソレノイド
制御システムを提供することである。

この考案のさらに他の目的は、所望の仕事が成
し遂げられた後でソレノイドの最も早い可能なタ
ーンオフ時間を保証することによつて蓄電池のエ
ネルギの最大不滅を与える蓄電池作動ソレノイド
利用システムに用いるソレノイド制御システムを
提供することである。

この考案のさらに他の目的は、リラクタンスの
急激な変化から生じるソレノイドコイルを通して
流れる電流の突然の変化または変動を検出する尖
端検出回路を提供することである。

この考案のさらに他の目的は、ソレノイドコイ
ルに直列接続された抵抗を通して流れる電流をモ
ニタして、ソレノイドプランジヤまたはアマチユ
アが位置決めされる電流波形のその点で尖端表示
パルスを発生する尖端検出装置を提供することで
ある。

この考案のさらに他の目的は、尖端検出装置を
用いたソレノイド制御システムを提供してソレノ
イドプランジヤまたはアマチユアが位置決めされ
る点を検出し、ソレノイドのターンオフ時間を制
御しかつ予め定められた時間期間内では位置決め
されないソレノイドプランジヤに応答してソレノ
イドコイルを消勢してシステムへの損傷を防ぐこ
とである。

この考案のこれらおよび他の目的は、ソレノイ
ドプランジヤが位置決めされる時間のその点でソ
レノイドコイルを正常に消勢するソレノイド制御
システムで達成される。尖端検出回路は、ソレノ
イドコイルに直列接続されかつコイルのリラクタ
ンスが変化するに従いコイルに確立された電流の
変化を感知する感知抵抗を介して流れる電流をモ
ニタする。ソレノイドアマチユアまたはプランジ
ヤが位置決めされかつリラクタンスがもはや変化
しなくなるとすぐに、尖端検出回路がパルスを発
生し、かつソレノイド制御論理回路がこの尖端表
示パルスに応答してソレノイドコイルへの電流を
ターンオフする。ソレノイド制御論理回路は予め
定められた時間期間内で尖端表示パルスに達しな
い場合には、ソレノイド制御論理がソレノイドコ
イルを消勢してシステムへの損傷を防ぐ。

考案の詳細な説明 典型的なソレノイド駆動回路およびそれゆえに
特性電流波形が第１図および第２図に示される。
第１図において、ソレノイド１１は、＋24ボルト
DC電源電位に接続される一方端と直列感知抵抗
１５を介してスイツチングトランジスタ１３へ接
続される他方端とを有する。外部制御回路は信号
をトランジスタ１３のベースへ与えかつ導電状態
へ切り換えさせるとき、直列電流経路は、ソレノ
イド１１、直列感知抵抗１５およびトランジスタ
１３を介して＋24ボルト電源から接地へ至る。接
続点１２は電流感知抵抗１５とトランジスタ１３
のコレクタとの間に存在しかつ接続点はダイオー
ド１４のアノードに接続され、ダイオード１４の
カソードは＋24ボルト電源へ接続されるソレノイ
ド１１の端部に結合される。接続点１２はまた保
持電流確立抵抗１８を介して第２のスイツチング
トランジスタ１６のコレクタへ接続される。トラ
ンジスタ１３が非導通状態に切り換えられてから
トランジスタ１３がそのように切り換えられてか
つ保持電流のレベルを確立するように動作すると
きトランジスタは導電状態に切り換えられる。ス
イツチングトランジスタ１３が非導通状態へ切り
換えられた後で、ダイオード１４はソレノイドお
よび感知抵抗を介して電流ループを形成するよう
に加えられる。ボルトメータ１７は電圧が時間に
関して測定されるように感知抵抗１５に並列接続
される。

第２図は電流対時間の曲線を表わすものであ
り、その電流は式Ｉ＝Ｖ／Ｒから計算される。ト
ランジスタ１３が時間t₀で導通状態に切り換えら
れたと想定すれば、ソレノイドコイル１１のコイ
ルを流過する電流が確立されかつ周知の感知抵抗
１５の電圧を測定することによつて測定され得
る。任意のインダクタを有するので、ソレノイド
１１のコイルはそれを流過する電流の変化を妨害
しようとする。時間t₁のある期間では、電流は十
分にあるので、ソレノイドプランジヤまたはアマ
チユアはコイルに導びき入れられる。ソレノイド
アマチユアまたはプランジヤがコイルへ導入され
るので、電流は確立され続けるがリラクタンスは
変化する。ある時間t₂では、リラクタンスは、電
流を確立しているよりも早く変化しておりその結
果第２図の電流波形は、ソレノイドコイルおよび
感知抵抗１５を流過する電流のレベルの降下を反
映している。時間t₃では、ソレノイドアマチユア
またはプランジヤはリラクタンスがもはや変化せ
ずかつ電流が再びコイル内で自由に確立されるよ
うに、位置決めされる。リラクタンスが変化をや
めるこの点は第２図の電流波形の尖端のように思
われかつ時間t₃で生じる。電流は、時間t₃および
t₄間の波形の部分によつて示されるようにコイル
内に確立され続ける。時間t₄では、電流のしきい
値レベルは当該技術分野によつて知られたある手
段によつて検出されかつスイツチングトランジス
タ１３は非導通状態に切り換えられる。しかしな
がら、電流ループはソレノイドコイル１１、感知
抵抗１５およびダイオード１４間に確立される。
電流は時間t₄およびt₅間でコイル内で減衰する。
時間t₅では、スイツチングトランジスタ１６の導
通状態と保持電流確立抵抗１８の大きさとによつ
て確立される保持電流レベルに到達しかつこの保
持電流のレベルは、スイツチングトランジスタ１
６が非導通状態へ切り換えられるまで維持され
る。

時間t₃後は、ソレノイドプランジヤまたはアマ
チユアはすでに充分に位置決めされているので有
益な仕事が行なわれていないけれども電流はコイ
ル内に確立され続けることが見られる。この増大
電流は不所望なかつ欲しない熱を発生し、この熱
はソレノイドの能率を減少しまたはソレノイドコ
イルおよび関連の回路に損傷を生じる。

急速な電流変動すなわち“尖端”は時間t₃で現
われかつこの電流波形の尖端は、ソレノイドプラ
ンシヤまたはアマチユアが位置決めされかつシス
テムのリラクタンスがもはや変化しない正確な時
間を実質的に表わしているということが、第２図
の特性電流波形の学習から観擦されよう。含まれ
た回路の種々のパラメータおよびソレノイドプラ
ンジヤまたはアマチユアへ与えられる仕事量に依
つて、この尖端が生じる時間の点は変わる。この
考案の目的は、エネルギを保持するように位置決
めされているプランジヤまたはアマチユアを表わ
すこの尖端に関してターンオフ時間を固定し、電
源要求を減少し、過熱を回避しかつシステムの寿
命を延長することである。

第３図はこの考案のソレノイド制御システムの
ブロツク図を示す。ソレノイド１９は＋24ボルト
電源DC電位に接続され、かつリード線２３を介
してソレノイド１９に接続されるソレノイド駆動
回路２１によつて駆動される。ソレノイド駆動回
路２１は、リード線２７を介してソレノイド駆動
回路２１へ接続されるブロツク２５のソレノイド
駆動制御論理回路によつて制御される。ブロツク
２５のソレノイド駆動制御論理回路はリード線２
９を介してある外部電源からソレノイド付勢信号
を受け、その信号はソレノイド１９を付勢する必
要性を示す。ソレノイド駆動制御論理回路２５は
外部パルスに応答しかつソレノイド駆動回路２１
にソレノイド１９を付勢させる。ソレノイド１９
のソレノイドプランジヤまたはアマチユアがソレ
ノイドコイルを流過する電流の波形の尖端の発生
によつて表示されるように位置決めされたとき、
ブロツク３１の尖端検出装置はリード線３３を介
してソレノイドコイル１９を流過する電流を感知
しかつリード線３５を越えてブロツク２５のソレ
ノイド駆動制御論理へ出力パルスを与える。この
尖端表示パルスを受信すると、ブロツク２５のソ
レノイド駆動制御論理回路はブロツク２１のソレ
ノイド駆動回路をターンオフさせてソレノイドを
消勢する。この尖端表示パルスは、予め定められ
る時間の期間の間ブロツク２５のソレノイド駆動
制御論理回路によつて受信されない場合、ブロツ
ク２５のソレノイド駆動制御論理回路は、ブロツ
ク２１のソレノイド駆動回路をターンオフさせて
ソレノイド１９を付勢しその結果回路を保護す
る。

第４図は第３図のソレノイド制御システムの概
略図を示し、その中で符号の付けられたブロツク
の各々は第４図の回路の点線ブロツクに対応的に
番号が付けられて示される。ブロツク２１のソレ
ノイド駆動回路はリード線２７を介してブロツク
２５のソレノイド駆動制御論理回路からその入力
を受ける。リード線２７は、インバータ３７の入
力に接続され、インバータ３７の出力は接続点３
９へ接続される。接続点３９は、抵抗４１を介し
て＋５ボルト電源へ接続されかつダイオード４５
を介して接続点４５へ接続され、前記ダイオード
４５のアノードは接続点３９へ接続されカソード
は接続点４３へ接続される。接続点４３は抵抗４
７を介して接地へ接続されかつさらにトランジス
タ４９のベースへ接続される。トランジスタ４９
のエミツタはトランジスタ５１のベースへ直接接
続されかつ抵抗５０を介して接地へ接続される。
トランジスタ４９のコレクタは接続点５３でトラ
ンジスタ５１のコレクタへ接続される。接続点５
３はリード線２３を介してブロツク１９のソレノ
イドへ結合されかつトランジスタ５１のエミツタ
はリード線３３を介してブロツク３１の尖端検出
回路の入力へ接続される。ブロツク１９のソレノ
イドは入力リード線２３へ結合される一方端と、
＋24ボルト電源電位へ結合される他方端とを有す
るソレノイドコイル５５を含む。ブロツク１９は
ダイオード５７をさらに含むように示され、前記
ダイオード５７は、そのアノードが入力リード線
２３へ接続されかつそのカソードが＋24ボルト電
源へ接続されるようなソレノイドコイル５５に並
列接続される。

ブロツク３１の尖端検出回路は入力接続店５９
でリード線３３からその入力を受ける。入力接続
点５９は電流感知抵抗６３を介して基準接続点６
１へ結合される。基準接続点６１は、トランジス
タ４９および５１から成るトランジスタスイツチ
が導通しているとき、ソレノイドコイル５５、リ
ード線２３、接続点５３、トランジスタ５１，４
９、リード線３３、接続点５９、電流感知抵抗６
３、接続点６１およびリード線６５を介して＋24
ボルト電源から接地へ至る直列電流経路が確立さ
れるようなリード線６５を介して直接接地へ結合
される。電流感知抵抗６３はそれゆえに直列電流
経路へ挿入され、その経路は、抵抗６３の流過電
流はソレノイドコイル５５の流過電流を表わすよ
うなソレノイドコイルを付勢するように用いられ
る。ブロツク３１の尖端検出回路はさらに１対の
入力を有する差動電圧比較器６７を含む。第１比
較器入力は、第１比較器入力抵抗７１を介して入
力接続点５９へ結合される接続点６９から取られ
る。第１比較器入力接続点６９もまた第１比較器
入力コンデンサ７３を介して基準接続点６１へ結
合される。第１入力抵抗７１および第１入力コン
デンサ７３の結合は、電流感知抵抗６３に並列接
続され、第１特性RC時定数を有する。比較器６
７への第２入力は第２比較器入力接続点７５から
取られ、その接続点７５は第２比較器入力抵抗７
７を介して入力接続点５９へ接続されかつ第２比
較器入力コンデンサ７９を介して基準接続点６１
へ接続される。第２入力コンデンサはある雑音除
去を与えるがしかし或る条件下では除去されるこ
とができる。第２入力抵抗７７および第２入力コ
ンデンサ７９は電流感知抵抗６３に並列接続され
かつ第１入力抵抗７１および第１入力コンデンサ
７３のRC時定数と異なる第２の特性RC時定数を
有する。第１入力抵抗−コンデンサ結合７１，７
３は第２入力抵抗−コンデンサ結合７７，７９と
ともにレシオ（比または比率）を形成し、そのよ
うな２個の結合は、ソレノイドコイル５５および
感知抵抗６３の電流が比較器６７の入力接続点６
９および７５間の可変差動入力電圧を確立するよ
うに変わるので、電流感知抵抗６３の電圧降下の
変化に応答する。コンデンサ７３，７９および／
または抵抗７１，７７の値は変化されてこの技術
分野において知られるように動作の異なる範囲を
越えて精度の可変程度を得ることができる。

比較器６７の負の電源入力は、リード線８１お
よび８３をそれぞれ介して基準接続点６１に接続
される。比較器６７の正の電源入力はリード線８
７を介してかつオフセツト確立抵抗８９を介して
それぞれ接続点８５へ結合される。接続点８５は
＋５ボルトDC電源へ接続される。比較器６７の
出力は出力接続点９１から取られる。出力接続点
９１は抵抗９３を介して接続点８５へ接続され、
リード線３５を介してブロツク２５のソレノイド
駆動制御論理の入力へ接続され、かつリード線９
７を介して正帰還回路網接続点９５へ接続され
る。正帰還回路網は帰還接続点９５および第１比
較器入力接続点６９間に接続され、かつ比較的大
きい大きさの帰還抵抗９９および帰還コンデンサ
１０１の並列接続から成る。帰還回路網はヒステ
リシスを与えかつ雑音に対するシステムの感受性
を減少する。

ブロツク２５のソレノイド駆動制御論理は３個
の入力と１個の出力とを有する。第１入力１０３
は、ソレノイド１９を付勢する必要を表示する外
部システムからセツトおよび正のリセツトパルス
を受ける。この入力は入力接続点１０５へ接続さ
れ、この接続点１０５はリード線１０９を介して
JKフリツプフロツプ１０７の「Ｊ」入力へ接続
されかつインバータ１１１およびリード線１１３
を介してJKフリツプフロツプ１０７の「Ｋ」入
力へ接続される。ブロツク２５のソレノイド駆動
制御論理への第２入力は入力１１５から取られ、
この入力１１５は、図示されないがこの技術分野
においてよく知られる250KCマスタクロツクのよ
うなクロツクパルス源から連続したクロツクパル
スを受ける。これらのクロツクパルスは入力１１
５からリード線１１７を介してJKフリツプフロ
ツプ１０７のクロツク入力へ供給されかつクロツ
ク入力リード線１２１を介して第2JKフリツプフ
ロツプ１１９のクロツク入力へ供給される。JK
フリツプフロツプ１０７の「Ｑ」出力は接続点１
２３から取られかつJKフリツプフロツプ１１９
の「Ｊ」入力へ直接接続される。JKフリツプフ
ロツプ１０７の「」出力は接続点１２５から取
られかつJKフリツプフロツプ１１９の「Ｋ」入
力へ直接与えられる。接続点１２３はまたリード
線１２７を介してNANDゲート１２９の一方入力
へ接続されかつ接続点１２５はリード線１３１を
介して第２のNANDゲート１３３の一方入力へ接
続される。JKフリツプフロツプ１１９の「Ｑ」
出力はリード線１３５を介してNANDゲート１３
３の第２入力へ接続されかつJKフリツプフロツ
プ１１９の「」出力はリード線１３７を介して
NANDゲート１２９の第２の入力へ接続される。
NANDゲート１２９の出力はリード線１４１を介
して主／従JKフリツプフロツプ１３９の「優勢
クリア」入力へ接続されかつNANDゲート１３３
の出力はリード線１４３を介して主／従JKフリ
ツプフロツプ１３９の「優勢クリア」入力へ接続
される。主／従JKフリツプフロツプ１３９の
「Ｊ」入力はリード線１４５を介して直接接続さ
れかつ主／従JKフリツプフロツプ１３９の
「Ｋ」入力はリード線１４７を介して＋５ボルト
電源へ接続される。

主／従JKフリツプフロツプ１３９の第３また
はクロツク入力はリード線３５を介してブロツク
３１の尖端検出回路の出力から取られかつ、主／
従JKフリツプフロツプの「」出力はこの考案
のソレノイド駆動制御論理の唯一の出力として用
いられかつリード線２７を介してブロツク２１の
ソレノイド駆動回路の入力へ接続される。

第５図は第４図の回路の動作説明に役に立つタ
イミング図を示す。第５図のタイミング図の種々
のパルス列または線はＡないしＬの符号がつけら
れている。線Ａは、ブロツク２５のソレノイド制
御論理の入力１１５へ与えられるようなクロツク
パルスのパルス列を示す。線Ｂ上のパルスは正進
行「セツト」パルスを表わしこのセツトパルスは
ある外部ソースから入力１０３へ与えられてソレ
ノイド１９が付勢されるべきことを示す。線Ｃは
JKフリツプフロツプ１０７の「Ｑ」出力を表わ
しかつ線ＤはJKフリツプフロツプ１１９の
「Ｑ」出力を表わす。線Ｅの負進行パルスは
NANDゲート１２９の出力を表わしかつ線Ｆの負
進行パルスはNANDゲート１３３の出力を表わ
す。線Ｇのパルスは、尖端が検出されなかつた場
合のための、または、１つの理由もしくはもう１
つの理由のために、尖端表示パルスがリード線３
５を介してブロツク２５のソレノイド制御論理に
よつて受けられなかつた場合のための、主／従
JKフリツプフロツプ１３９の「」出力を表わ
す。

第５図のタイミング図の線Ｈはリード線３５が
ブロツク２５のソレノイド制御論理から遮断され
た場合の感知抵抗６３の流過電流の波形を示し、
比較器６７の出力からの尖端表示パルスは予め定
められた時間期間（線ＥおよびＦのパルス間の時
間）内に受けられず、ソレノイドコイル５５はそ
の予め定められた時間期間の終わりでのみ消勢さ
れる。線Ｉの波形は、リード線３５がブロツク２
５のソレノイド制御論理から遮断されてその結果
尖端表示パルスがソレノイドを消勢するように用
いられない場合の尖端検出装置の出力接続点９１
に現われる出力を表わす。線Ｊの波形は、リード
線３５がフリツプフロツプの第３またはクロツク
入力へ接続されかつ比較器６７の出力から尖端表
示パルスとともに供給される場合の主／従JKフ
リツプフロツプ１３９のクロツク入力で見られる
パルス列を表わす。線Ｊの波形は負へ進行しかつ
それから急峻に正へ進行する第２の時間は、それ
が負へ進行しかつ真直ぐな正パルスとして続くよ
りもむしろ急峻に正へ進行するということを示す
目的で、いくぶん誇張されているが、しかし実際
にはこれは非常に短い時間で生じるので通常は観
察されない。線Ｋ上のパルスはこの考案のソレノ
イド制御論理の主／従JKフリツプフロツプ１３
９の「」出力に見られる信号を表わし、そこで
は尖端表示パルスが予め定められる時間期間の間
リード線３５を介して受けられ、かつ線Ｌの波形
は次のような場合のための感知抵抗６３を流過す
る電流を表わし、そのような場合、尖端表示パル
スはリード線３５をか介してブロツク２５のソレ
ノイド制御論理へ与えられかつ、ソレノイド駆動
回路２１をターンオフしかつブロツク１９のソレ
ノイドコイル５５を消勢するように用いられる。

第６図はこの考案の尖端検出装置の代替の実施
例を表わす。比較器の構成およびレシオ確立入力
はそれゆえに実質的には第４図に示されるような
ものでありかつ出力は変形されて帰還抵抗９９お
よび帰還コンデンサ１０１から成る帰還回路網を
除去しかつその場所に次の回路を置換する。比較
器６７の出力は接続点１４９から取られる。接続
点１４９の抵抗９３を介して接続点８５へ結合さ
れかつコンデンサ１５３を介して接地へ接続され
る。接続点１４９はまたはシユミツトトリガ装置
１５５の入力へ接続され、この装置１５５は、た
とえば、先行技術において知られるMC1489パツ
ケージであつてもよくかつ第４図の帰還回路網の
代りに必要な雑音除去およびヒステリシスを与え
るように用いられる。シユミツトトリガ装置１５
５の出力はリード線１５９を介してインバータ１
５７へ与えられかつインバータ１５７の出力は前
述したようにリード線３５を介してブロツク２５
のソレノイド制御論理へ与えられる。

次に第４図のソレノイド制御システムの動作
を、上に説明した第５図のタイミング図Ａ〜Ｌを
参照して以下に説明する。

外部の回路またはシステムがブロツク１９のソ
レノイドコイル５５を付勢する必要を表わすため
の正進行パルスＢを発生すると、正パルスＢは入
力１０３へ与えられて、次のマスタクロツクパル
スＡの負進行緑でJKフリツプフロツプ１０７を
優勢的セツトするように用いられる。JKフリツ
プフロツプ１０７がセツトされるとき、その
「Ｑ」出力Ｃはハイになる。このハイはJKフリツ
プフロツプ１１９の「Ｊ」入力へ与えられるとと
もに、リード線１２７を介してNANDゲート１２
９の一方入力へ与えられる。NANDゲート１２９
の他方入力はJKフリツプフロツプ１１９の
「」出力へ接続されており、かつこの「」出
力は次のクロツクパルスによつてJKフリツプフ
ロツプ１１９がセツトされるまでまだハイのまま
であるので（JKフリツプフロツプ１１９「Ｑ」
出力Ｄ参照）、NANDゲート１２９の両入力は瞬
時的にハイになり、第５図Ｅに示すように、１ク
ロツクパルス時間だけローがゲート１２９の出力
に現われる。このローはリード線１４１を介して
主／従（マスタ／スレーブ）JKフリツプフロツ
プ１３９の「優勢セツト」へ転送され、それによ
つてフリツプフロツプ１３９が優勢的にセツトさ
れる。この「優勢セツト」パルスの期間は、コイ
ルが付勢されるときに生じるリード線３５上のパ
ルスによつてフリツプフロツプ１３９がリセツト
されないということを確実にするのに十分なもの
である。フリツプフロツプ１３９がセツトされる
と、その「」出力Ｆはローになる。このローパ
ルスは、リード線２７を介しインバータ３７の入
力に与えられる。インバータ３７はこのロー入力
を反転させてその出力にハイを発生し、そのハイ
出力はトランジスタ４９のベースを能動化してハ
イにし、これによりトランジスタ４９が導通す
る。トランジスタ４９が導通すると、トランジス
タ５１は導通状態に切換えられて、＋24ボルトDC
電源からソレノイドコイル５５、トランジスタ４
９および５１、ならびに感知抵抗６３を介して接
地へ至る電流経路が形成される。

電流がソレノイドコイル５５内に確立される
と、感知抵抗６３を流れる電流Ｈは、次のように
ブロツク３１の比較回路によつてモニタされる。
すなわち、ソレノイド駆動回路２１がソレノイド
１９を駆動するように付勢される前には、比較器
６７は、その出力Ｊがハイであるように、オフセ
ツト抵抗８９を介してバイアスされる。ソレノイ
ド１９が付勢されかつ電流が感知抵抗６３を流れ
始めると、感知抵抗６３の流過電流Ｈの変化は、
抵抗７１、コンデンサ７３と抵抗７７、コンデン
サ７９とのレシオによつてモニタされる。抵抗７
１およびコンデンサ７３の結合は、抵抗７７およ
びコンデンサ７９の結合とは異なるRC時定数を
有する。したがつて比較器６７の入力接続点６９
および７５の電位は、ともに感知抵抗６３の電圧
降下に時間遅れで追従しながらも、時定数の差に
より同一とはならない。このようにしてレシオは
比較器６７の入力接続点６９および７５の間で差
電圧を確立する。その結果、電流が感知抵抗６３
を流れ始めるとすぐに、比較器６７の入力のレシ
オ確立回路網により、接続点９１の出力Ｊはロー
になる。ソレノイドコイル５５の流過電流は、ソ
レノイドコイルによつてソレノイドプランジヤが
引き込められるまで、確立され続ける。プランジ
ヤが引き込められてエアギヤツプが減少すると、
リラクタンスの変化によつて電流が降下し始め
る。なぜならばリラクタンスは、電流がコイルに
確立される速さよりも速く変化するからである。
感知抵抗６３の流過電流Ｈが降下し始める瞬間
に、リラクタンスの変化が表示され、比較器６７
の入力レシオ回路網はその変化を感知する。すな
わち時定数の差により入力接続点６９および７５
の電位が逆転し、それによつて比較器６７の出力
Ｊはハイになる。ソレノイドプランジヤが位置決
めされるや否や、リラクタンスはもはや変化せ
ず、感知抵抗６３の流過電流が再び確立され始め
て、第５図Ｈに示されるように尖端が現われる。
感知抵抗の流過電流が増加し始めると、入力レシ
オ回路網によつて、比較器６７の出力Ｊは再びロ
ーになる。このようにして第５図Ｊに示すような
尖端表示パルスが生じ、リード線３５を介して
主／従JKフリツプフロツプ１３９のクロツク入
力へ与えられる。＋５ボルト電源がリード線１４
７を介して「Ｋ」入力へ与えられているので、ク
ロツク入力の信号はフリツプフロツプ１３９をリ
セツトする。これによりJKフリツプフロツプ１
３９の「」出力Ｋはハイになり、このハイの
「」出力はリード線２７を介してインバータ３
７へ与えられて反転され、ロー信号がトランジス
タ４９のベースに与えられる。それによつてスイ
ツチングトランジスタ４９および５１が消勢され
て電流経路が開かれ、ソレノイドコイル５５が消
勢される。トランジスタ４９および５１が遮断さ
れるとすぐに、感知抵抗６３の電流は流れなくな
る。したがつて感知抵抗６３の電流は、実際には
第５図Ｌに示すようになる。感知抵抗６３の電流
が流れなくなれば、比較器６７のレシオ確立RC
回路網によつて再び接続点９１の出力Ｊはハイに
なる。

それゆえに、ソレノイドのターンオフ時間は、
尖端の発生後の予め定められる時間に一定され
る。尖端の発生は、ソレノイドプランジヤが位置
決めされかつリラクタンスの変化が終わるという
ことを意味し、これは電流波形Ｈに現われている
ことが観察されよう。

尖端が尖端検出器３１によつて検出されない場
合（それはソレノイドプランジヤまたはアマチユ
アが差し込められる等になるとき生じる）には、
第４図のソレノイド制御システムは以下のように
動作する。すなわち、第５図Ｂの「セツト」パル
スの後縁によつてJKフリツプフロツプ１０７が
リセツトされ（第５図Ｃ）、それによつて順次JK
フリツプフロツプ１１９がリセツトされる（第５
図Ｄ）。ちようどJKフリツプフロツプ１１９がリ
セツトされる前に、NANDゲート１３３の両入力
はハイになり、これによつて第５図Ｆに示すよう
に、ローがNANDゲート１３３の出力に現われ
る。このローはリード線１４３を介して主／従
JKフリツプフロツプ１３９の「優勢クリア」に
与えられる。このパルスによつてJKフリツプフ
ロツプ１３９はリセツトされて、第５図Ｇに示す
ようにハイが「」出力に現われる。このハイは
リード線２７を介してブロツク２１のソレノイド
駆動回路のインバータ３７へ転送され、これによ
つてトランジスタ４９および５１が非導通状態に
切換えられ、それによつてソレノイド１９が消勢
される。このようにして、コイル５５の電流が連
続して増加するのが防止される。プランジヤが位
置決めされたことを表わす尖端が生じた後に電流
が増加し続ければ、エネルギを無駄に消費し、コ
イルを燃焼するかまたは関連の回路に損傷を与え
る有害な熱を発生する。

ブロツク３１の尖端検出器は、帰還抵抗９９お
よび帰還コンデンサ１０１の並列結合から成る帰
還回路網を用いる。この正帰還回路網は比較器を
その現在の状態へ固着させこれによつてヒステリ
シス効果を与えかつシステムの雑音に対する感受
性を減少する。もしシステムが自由に発振しまた
は雑音に対し感じやすくなつたとすれば、結果的
に生じる信頼できない出力のための回路が使用で
きなくなる。第６図に示される尖端検出器の代替
の実施例において、帰還コンデンサおよび帰還抵
抗が除去されるがしかしシユミツトトリガ装置１
５５が付加されて必要なヒステリシス効果および
必要な雑音除去を与える。

正常動作の下では、第４図の回路は、入力１０
３での「セツト」パルスの存在に応答してソレノ
イドコイル５５の付勢を始動するように動作す
る。ソレノイドコイル流過電流は確立されかつ尖
端は、ソレノイドプランジヤが位置決めされる時
間の点での電流波形に現われる。ブロツク３１の
尖端検出器、かつより特定的には比較器６７は、
RC入力レシオ確立回路網によつて命令されるよ
うに感知抵抗６３の流過電流をモニタしかつ入力
６９および７５での交互の電圧を感知し、かつそ
れによつて尖端検出器の出力は、ソレノイドプラ
ンジヤが位置決めされかつ尖端が生じたとき、パ
ルスを発生する。この信号によつてブロツク２５
のソレノイド制御論理は信号を生じこれによつて
トランジスタ４９および５１が非導通状態に切り
換わりかつソレノイドコイルを消勢する。尖端が
検出されない場合、JKフリツプフロツプ１３９
のクロツク入力へリード線１３５上に到来する尖
端表示パルスがなく、しかし時間の予め定められ
た期間の終りに、それは入力１０３に現われるセ
ツトパルスの期間によつて決定され、NANDゲー
ト１３３は負進行パルスを発生して主／従JKフ
リツプフロツプをリセツトしそれによつてトラン
ジスタ４９および５１は非導通状態に切り換えら
れ、それによつてソレノイドコイルを消勢しその
結果熱の過度の発生を最小化し、かつソレノイド
コイルおよび関連の回路を保護する。

以下の表１は、この考案の典型的な実施例に用
いられた代表的なコンポネントの値を示す。これ
らの値は代表しているだけでありかつこの考案の
限定を決して構成するものではない。

表１コンポネント 値または名称 比較器 ６７ LM311 シユミツト装置 １５５ MC1489 NANDゲート １２９＆１３３ DTL946 インバータ ３７ DTL944 インバータ １１１＆１５７ DTL936 コイル ５５ 3.4Ω 抵抗 ４１ 270Ω 抵抗 ４７ 1000Ω 抵抗 ５０ 51Ω 抵抗 ６３ 0.10Ω 抵抗 ７１，７７＆９２ 2000Ω 抵抗 ８９ 10000Ω 抵抗 ９９ ２×10⁶Ω コンデンサ ７３＆１５３ 0.1μＦ コンデンサ ７９ 0.012μＦ コンデンサ １０１ 0.005μＦ 出願人の考案を述べる目的で特定の装置が示さ
れたけれども、示された特定の構造において他の
変形および修正が、前掲の実用新案登録請求の範
囲によつてのみ限定されるこの考案の精神および
範囲から離れることなくなされることは明らかで
あろう。

【図面の簡単な説明】

第１図はソレノイドコイルに直列の抵抗に並列
接続されるボルトメータを有するソレノイド付勢
回路の概略図を示す。第２図は典型的なソレノイ
ド付勢および消勢サイクルのための電流対時間の
曲線を表わす。第３図はこの考案のソレノイド制
御システムのブロツク図を表わす。第４図はこの
考案のソレノイド制御システムの概略図を示し、
かつこの考案の尖端検出回路およびソレノイド制
御論理の詳細を示す。第５図は第４図の回路の動
作説明に参照されるタイミング図を示す。第６図
は第４図のブロツク３１の尖端検出器の代替の実
施例の回路図を示す。 図において、１１，１９はソレノイド、１３，
１６はスイツチングトランジスタ、１５，１８は
抵抗、２１はソレノイド駆動回路、２５はソレノ
イド駆動制御論理回路、３１は尖端検出装置、６
７は比較器、７１，７７は入力抵抗、７３，７９
は入力コンデンサ、１０７，１１９はJKフリツ
プフロツプ、１３９は主／従フリツプフロツプ、
４９，５１はスイツチングトランジスタを示す。

Claims (1)

1. 【実用新案登録請求の範囲】 (1) 外部必要性を表わす信号に応答してソレノイ
   ドを付勢しかつソレノイドアマチユアが予め定
   められた位置に達したとき前記ソレノイドを消
   勢するソレノイド制御システムであつて、 電源から前記ソレノイドを介して接地に至る
   電流経路を確立する手段を備え、前記電流経路
   確立手段は前記電流経路を開成しかつ閉成する
   双安定スイツチング手段を含み、さらに、 前記電流経路の流過電流に応答して前記ソレ
   ノイドアマチユアが前記予め定められた位置に
   達するときを検出しかつそれに応答して制御信
   号を発生する検出手段を備え、前記検出手段
   は、 第１および第２の入力と比較出力とを有する
   差動電圧比較器と、 前記電流感知抵抗に並列に結合されかつ第１
   のRC時定数を有する第１の抵抗−コンデンサ
   手段と、 前記電流感知抵抗に並列に結合され、かつ前
   記第１のRC時定数とは異なる第２のRC時定数
   を有する第２の抵抗−コンデンサ手段と、 前記第１および第２の抵抗−コンデンサ手段
   を前記比較器の第１および第２の入力にそれぞ
   れ結合して前記入力間に差動電圧レシオを確立
   する手段と、 前記比較器の出力に接続されて雑音を除去し
   かつ発振を防ぐ制御手段とを含み、 前記電流感知抵抗の流過電流は、前記ソレノ
   イドアマチユアが前記予め定められた位置に達
   するときに特色のある変動を受け、それによつ
   て前記比較器は前記特色のある電流変動を検出
   しかつそれに応答して前記制御信号を出力し、
   さらに、 外部必要性を表わす前記信号に応答して前記
   双安定スイツチング手段を第１の状態にトリガ
   しかつ前記制御信号に応答して前記双安定スイ
   ツチング手段を第２の状態にトリガする論理制
   御手段を備え、前記第１の状態において前記電
   流経路は閉成されて前記ソレノイドを付勢しか
   つ前記第２の状態において前記電流経路は開成
   されて前記ソレノイドを焼成する、ソレノイド
   制御システム。 (2) 前記電流経路確立手段は電流感知抵抗を含
   み、前記双安定スイツチング手段はトランジス
   タスイツチを含む、実用新案登録請求の範囲第
   １項記載のソレノイド制御システム。 (3) 前記論理制御手段はフリツプフロツプ手段を
   含み、前記フリツプフロツプ手段は、外部必要
   性を表わす前記信号に応答して前記トランジス
   タスイツチを前記第１の状態にトリガするため
   の第１のスイツチトリガ信号を前記トランジス
   タスイツチの入力に与え、かつ前記制御信号に
   応答して前記第２の状態に前記トランジスタス
   イツチをトリガするための第２のスイツチトリ
   ガ信号を前記トランジスタスイツチの入力に与
   える、実用新案登録請求の範囲第２項記載のソ
   レノイド制御システム。 (4) 前記制御手段は、 外部必要性を表わす前記信号に応答して前記
   フリツプフロツプ手段に強制的に前記第１のス
   イツチトリガ信号を発生させる第１の論理回路
   手段と、 前記制御信号に応答して前記フリツプフロツ
   プ手段をリセツトして前記第２のスイツチトリ
   ガ信号を発生する手段と、 前記検出手段の検出の失敗に応答して、予め
   定められる時間期間内に前記制御信号を発生し
   て前記フリツプフロツプ手段をクリアし、前記
   第２のスイツチトリガ信号を前記トランジスタ
   スイツチに与える第２の論理回路手段とを含
   む、実用新案登録請求の範囲第３項記載のソレ
   ノイド制御システム。