JPS6298620A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6298620A JPS6298620A JP23726585A JP23726585A JPS6298620A JP S6298620 A JPS6298620 A JP S6298620A JP 23726585 A JP23726585 A JP 23726585A JP 23726585 A JP23726585 A JP 23726585A JP S6298620 A JPS6298620 A JP S6298620A
- Authority
- JP
- Japan
- Prior art keywords
- metal silicide
- semiconductor substrate
- diffusion layer
- silicide film
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は半導体装置に係り５特に半導体基板に対し接合
特性の良好な金属硅化膜の形成方法に関する。
特性の良好な金属硅化膜の形成方法に関する。
半導体集積回路の微細化に伴う回路の寄生抵抗の増加を
抑えるため、拡散層へ金属硅化膜を形成し低抵抗化する
必要がある。
抑えるため、拡散層へ金属硅化膜を形成し低抵抗化する
必要がある。
この方法のひとつとして、第２図に示すような熱反応に
より金属２６と半導体基板２１とを反応させ金属硅化膜
２４を形成する方法がある。ところが、この方法では、
拡散層２３の接合深さを浅くできず、金属硅化膜２４の
表面が荒れる等の問題がある。この問題を回避する方法
として第３図に示すように、化学気相成長法等により金
属硅化膜３４を被着し、リソグラフィ法によりパターン
を形成する方法がある。ところが、この方法では金ＤＣ
硅化１１！Ｊ ３４と拡散層３３との界面に自然酸化膜
等が介在し、接触抵抗の低い接合が得にくい。
より金属２６と半導体基板２１とを反応させ金属硅化膜
２４を形成する方法がある。ところが、この方法では、
拡散層２３の接合深さを浅くできず、金属硅化膜２４の
表面が荒れる等の問題がある。この問題を回避する方法
として第３図に示すように、化学気相成長法等により金
属硅化膜３４を被着し、リソグラフィ法によりパターン
を形成する方法がある。ところが、この方法では金ＤＣ
硅化１１！Ｊ ３４と拡散層３３との界面に自然酸化膜
等が介在し、接触抵抗の低い接合が得にくい。
なお、これらの方法に関連するものには 特開昭５９−
２００４１８号、同５９−９４８１９号等が挙げられる
。
２００４１８号、同５９−９４８１９号等が挙げられる
。
本発明の目的は、化学気相成長法あるいは蒸着法により
形成した金Ｊρ（硅化膜と不純物拡散層との良好な接合
を提供することにある。
形成した金Ｊρ（硅化膜と不純物拡散層との良好な接合
を提供することにある。
上記目的を達成するために、本発明では、化学気相成長
法等により形成した金属硅化膜を酸化させることにより
、金属硅化膜を半導体基板側へ食い込ませ、金属硅化膜
と半導体基板との界面を初期の半導体基板側へ形成する
ことを特徴としている。
法等により形成した金属硅化膜を酸化させることにより
、金属硅化膜を半導体基板側へ食い込ませ、金属硅化膜
と半導体基板との界面を初期の半導体基板側へ形成する
ことを特徴としている。
以下、本発明の一実施例を第１図により説明する。
まず同図（ａ）に示すように、酸化膜２の一部を除去し
不純物拡散層３を露出させた後、図（ｂ）に示すように
タングステンシリサイド（ＷＳｉｚ）膜４を化学気相成
長法あるいは蒸着法により半導体基板１の全面に被着す
る。次に、図（ｃ）に示すようにタングステンシリサイ
ド膜４を、還元性のある水素（Ｈｚ） と水蒸気（Ｈ
２０） の混合雰囲気中で例えば温度９５０℃で酸化
し酸化膜５を形成する。この場合、酸化膜５を形成する
シリコン（Ｓｉ、）が拡散層３から供給されるため、タ
ングステンシリサイド４と拡散層３との界面は、酸化膜
５を形成する前よりも半導体基板１側へ形成される。
不純物拡散層３を露出させた後、図（ｂ）に示すように
タングステンシリサイド（ＷＳｉｚ）膜４を化学気相成
長法あるいは蒸着法により半導体基板１の全面に被着す
る。次に、図（ｃ）に示すようにタングステンシリサイ
ド膜４を、還元性のある水素（Ｈｚ） と水蒸気（Ｈ
２０） の混合雰囲気中で例えば温度９５０℃で酸化
し酸化膜５を形成する。この場合、酸化膜５を形成する
シリコン（Ｓｉ、）が拡散層３から供給されるため、タ
ングステンシリサイド４と拡散層３との界面は、酸化膜
５を形成する前よりも半導体基板１側へ形成される。
次に１図（ｄ）に示すように、酸化膜５とタングステン
シリサイド４のパターン形成を、公知のリングラフィ技
術により行う。
シリサイド４のパターン形成を、公知のリングラフィ技
術により行う。
ここでは、金属硅化膜をタングステンシリサイドを例に
とり記述したが、他の金属硅化膜であるモリブテンシリ
サイド等についても可能である。
とり記述したが、他の金属硅化膜であるモリブテンシリ
サイド等についても可能である。
また、拡散層３の形成は、金属硅化膜４巾へ不純物を混
ぜておき酸化膜５を形成すると同時に半導体基板１側へ
不純物を拡散させることにより形成することもできる。
ぜておき酸化膜５を形成すると同時に半導体基板１側へ
不純物を拡散させることにより形成することもできる。
本発明によれば、金属硅化膜と半導体基板との界面が、
初期の半導体基板内へ形成される。これにより、良好な
界面特性が得られ、電気特性の良好な接合が形成できる
。
初期の半導体基板内へ形成される。これにより、良好な
界面特性が得られ、電気特性の良好な接合が形成できる
。
第１図は本発明の一実施例を示す形成工程断面図、第ｐ
徊は従来の形成工程断面図である。 １１．２１．３１・・・半導体基板、１２，２２゜３２
・酸化膜、１３，２３．３３・・・不純物拡散層、１４
．２４．３４・・タングステンシリサイド膜、］５・・
酸化膜、２６・・・タングステン膜。
徊は従来の形成工程断面図である。 １１．２１．３１・・・半導体基板、１２，２２゜３２
・酸化膜、１３，２３．３３・・・不純物拡散層、１４
．２４．３４・・タングステンシリサイド膜、］５・・
酸化膜、２６・・・タングステン膜。
Claims (1)
- 半導体装置における不純物拡散層と金属硅化膜との接合
を形成する方法において、半導体基板上の絶縁膜の一部
を開孔し不純物拡散層を露出させる工程と、該半導体基
板上へ化学気相成長法あるいは蒸着法により金属硅化膜
を被着する工程と、該金属硅化膜を酸化し、該金属硅化
膜と該不純物拡散層との界面を、酸化前の位置より半導
体基板内部へ形成することを特徴とする半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23726585A JPS6298620A (ja) | 1985-10-25 | 1985-10-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23726585A JPS6298620A (ja) | 1985-10-25 | 1985-10-25 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6298620A true JPS6298620A (ja) | 1987-05-08 |
Family
ID=17012837
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23726585A Pending JPS6298620A (ja) | 1985-10-25 | 1985-10-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6298620A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6524928B1 (en) * | 1999-03-04 | 2003-02-25 | Fuji Electric Co., Ltd. | Semiconductor device and method for manufacturing the same |
-
1985
- 1985-10-25 JP JP23726585A patent/JPS6298620A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6524928B1 (en) * | 1999-03-04 | 2003-02-25 | Fuji Electric Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US6774454B2 (en) | 1999-03-04 | 2004-08-10 | Fuji Electric Co., Ltd. | Semiconductor device with an silicon insulator (SOI) substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960013135B1 (ko) | 캡 산화물을 배치한 티탄 규화물 형성 방법 | |
| JPS6173370A (ja) | 半導体装置及びその製造方法 | |
| JPS6050920A (ja) | 半導体装置の製造方法 | |
| JPS6211228A (ja) | 自己整合型ＴｉＳｉ↓２プロセスにおけるシリコンの横方向拡散を制御する改良方法 | |
| KR100328905B1 (ko) | 내화성금속실리사이드층형성방법 | |
| JPS59189677A (ja) | 半導体装置の製造方法 | |
| JPH1092764A (ja) | 半導体素子のポリサイド層形成方法 | |
| JPS63100745A (ja) | 種から成長された導体を使用して集積回路チップ上に相互接続層を形成する方法 | |
| JPS6068656A (ja) | 半導体装置の製造方法 | |
| JPH0654775B2 (ja) | 半導体装置の製造方法 | |
| JPH0669078B2 (ja) | 半導体装置の製造方法 | |
| JPS5975667A (ja) | 半導体装置の製造方法 | |
| JPS6265426A (ja) | 半導体への溝又は穴あけ方法 | |
| JPS60251640A (ja) | 半導体装置およびその製造方法 | |
| JPS5943832B2 (ja) | 半導体装置の製造方法 | |
| JPH0441510B2 (ja) | ||
| JPH012361A (ja) | 半導体装置の製造方法 | |
| JPS5882577A (ja) | 金属シリサイドコンタクトを有するポリシリコンダイオ−ド | |
| JPH02111034A (ja) | 半導体装置の製造方法 | |
| JPS6120154B2 (ja) | ||
| JPH0530056B2 (ja) | ||
| JPS6312380B2 (ja) | ||
| JPS59210670A (ja) | 半導体装置の製造方法 | |
| JPS60140736A (ja) | 半導体装置の製造方法 | |
| JPH05102065A (ja) | 半導体装置の製造方法 |