JPS6298747A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6298747A JPS6298747A JP23891485A JP23891485A JPS6298747A JP S6298747 A JPS6298747 A JP S6298747A JP 23891485 A JP23891485 A JP 23891485A JP 23891485 A JP23891485 A JP 23891485A JP S6298747 A JPS6298747 A JP S6298747A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- contact hole
- semiconductor
- epitaxial growth
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔（既要〕
半導体基板、あるいは半導体基板上に被着された半導体
層等の半導体下地の上に被着された絶縁層に形成された
コンタクト孔にエピタキシャル半導体層を埋め込み、そ
の上に導電層を被着して基板の平坦化をはかる方法にお
いて、エピタキシャル半導体層と導電層間に固相エピタ
キシャル層が成長してコンタクト抵抗を増加させるのを
防止するため、該層間に多結晶半導体層、あるいは不純
物導入層を挟む方法を提起する。
層等の半導体下地の上に被着された絶縁層に形成された
コンタクト孔にエピタキシャル半導体層を埋め込み、そ
の上に導電層を被着して基板の平坦化をはかる方法にお
いて、エピタキシャル半導体層と導電層間に固相エピタ
キシャル層が成長してコンタクト抵抗を増加させるのを
防止するため、該層間に多結晶半導体層、あるいは不純
物導入層を挟む方法を提起する。
本発明はコンタクト孔内に半導体単結晶を埋込む基板平
坦化工程を含む半導体装置の製造方法に関する。
坦化工程を含む半導体装置の製造方法に関する。
半導体装置の製造方法においては、半導体下地の上に被
着された絶縁層にコンタクト孔を開口して、コンタクト
孔を覆って導電層を被着して半導体下地と導電層間の電
気的接続を行う工程が必ず含まれる。
着された絶縁層にコンタクト孔を開口して、コンタクト
孔を覆って導電層を被着して半導体下地と導電層間の電
気的接続を行う工程が必ず含まれる。
デバイスが高集積化、微細化されてコンタクト孔の幅が
深さく絶縁層の厚さ）に対して小さくなると、この工程
においてコンタクト孔の段差により、導電層の段差被覆
が困難になり導電層に断線を生ずる等デバイスの信頼性
上の問題を起こし、また段差上に被着された導電層の凹
凸はつぎの成膜を困難にし、あるいはつぎのりソゲラフ
イエ程の斗青度を落とすことになる。
深さく絶縁層の厚さ）に対して小さくなると、この工程
においてコンタクト孔の段差により、導電層の段差被覆
が困難になり導電層に断線を生ずる等デバイスの信頼性
上の問題を起こし、また段差上に被着された導電層の凹
凸はつぎの成膜を困難にし、あるいはつぎのりソゲラフ
イエ程の斗青度を落とすことになる。
そのため、コンタクト孔を導電物質で埋め込んで平坦化
した後導電層を被着する、いわゆる基板の平坦化工程が
行われている。
した後導電層を被着する、いわゆる基板の平坦化工程が
行われている。
半導体下地に、例えば珪素（Ｓｉ）を用いた場合は埋込
物質は化学気相成長（ＣＶＤ）法による多結晶珪素（ポ
リＳｉ） 、選択エピタキシャル成長法による単結晶Ｓ
ｉ等がある。これらはいずれもドープして高導電度にす
る。
物質は化学気相成長（ＣＶＤ）法による多結晶珪素（ポ
リＳｉ） 、選択エピタキシャル成長法による単結晶Ｓ
ｉ等がある。これらはいずれもドープして高導電度にす
る。
ポリＳｉの埋込はＣＶＤ法により簡単に行え、しかもコ
ンタクトを阻害する固相エピタキシャル層が、つぎにこ
の上に被着する導電層との界面に発生しない。しかし結
晶粒が大きくなりすぎると、つぎの成膜に支障をきたす
ことになるという欠点がある。
ンタクトを阻害する固相エピタキシャル層が、つぎにこ
の上に被着する導電層との界面に発生しない。しかし結
晶粒が大きくなりすぎると、つぎの成膜に支障をきたす
ことになるという欠点がある。
準結晶Ｓｉの埋込は、絶縁層の二酸化珪素（ＳｉＯｚ）
層上には成長しないで、露出した下地のＳｉ上にのみ単
結晶Ｓｉが選択的に成長する、いわゆる選択エピタキシ
ャル成長法により行い、この場合は窩ドープにより高導
電率が得られ、成長層表面も平坦、平滑で綺麗に埋め込
まれつぎの成膜を容易にするが、導電層との界面に固相
エピタキシャル層が生じコンタクトを阻害するという欠
点がある。
層上には成長しないで、露出した下地のＳｉ上にのみ単
結晶Ｓｉが選択的に成長する、いわゆる選択エピタキシ
ャル成長法により行い、この場合は窩ドープにより高導
電率が得られ、成長層表面も平坦、平滑で綺麗に埋め込
まれつぎの成膜を容易にするが、導電層との界面に固相
エピタキシャル層が生じコンタクトを阻害するという欠
点がある。
第３図は従来例による選択エピタキシャル成長によりコ
ンタクト孔の埋込を行ったコンタクト形成方法を説明す
る断面図である。
ンタクト孔の埋込を行ったコンタクト形成方法を説明す
る断面図である。
図において、１は半導体基板でＳｉ基板、ＩＡはＳｉ基
板内に形成されたｎ゛層、２は絶縁層でＳｉＯ□層、３
は５ｉｎ２層２に開口されたコンタクト孔、４はＳｉエ
ピタキシャル成長層、６は導電層でＳｉ含有アルミニウ
ム（Ａ１）層、８は同相エピタキシャル層である。
板内に形成されたｎ゛層、２は絶縁層でＳｉＯ□層、３
は５ｉｎ２層２に開口されたコンタクト孔、４はＳｉエ
ピタキシャル成長層、６は導電層でＳｉ含有アルミニウ
ム（Ａ１）層、８は同相エピタキシャル層である。
このような構造においては、前記のようにＳｉエピタキ
シャル成長層４の上に、コンタクト孔の周囲よりコンタ
クト孔を絞るようにｐ゛型の固相エピタキシャル層８が
成長して、コンタクト抵抗の増加をきたす。
シャル成長層４の上に、コンタクト孔の周囲よりコンタ
クト孔を絞るようにｐ゛型の固相エピタキシャル層８が
成長して、コンタクト抵抗の増加をきたす。
選択エピタキシャル成長によりコンタクト孔の埋込を行
ったコンタクト形成方法においては、固相エピタキシャ
ル層が成長してコンタクトを阻害する。
ったコンタクト形成方法においては、固相エピタキシャ
ル層が成長してコンタクトを阻害する。
〔問題点を）１￥決するための手段〕
上記問題点の解決は、半導体下地（１）上に絶縁層（２
）を被着し、該絶縁層（２）にコンタクト孔（３）を開
口し、選択エピタキシャル成長法により該コンタクト孔
（３）内を埋め込んで半導体層（４）を成長し、該半導
体層（４）上に多結晶半導体層（５）と導電層（６）と
を被着する工程を含む半導体装置の製造方法、および半
４体下地（１）上に絶縁層（２）を被着し、該絶縁層（
２）にコンタクト孔（３）を開口し、選択エピタキシャ
ル成長法により該コンタクト孔（３）内を埋め込んで半
導体層（４）を成長し、該半導体層（４）表面近傍に不
純物を導入して不純物導入層（７）を形成し、該不純物
導入Ｎ（７）の上に導電層（６）を被着する工程を含む
半導体装置の製造方法により達成される。
）を被着し、該絶縁層（２）にコンタクト孔（３）を開
口し、選択エピタキシャル成長法により該コンタクト孔
（３）内を埋め込んで半導体層（４）を成長し、該半導
体層（４）上に多結晶半導体層（５）と導電層（６）と
を被着する工程を含む半導体装置の製造方法、および半
４体下地（１）上に絶縁層（２）を被着し、該絶縁層（
２）にコンタクト孔（３）を開口し、選択エピタキシャ
ル成長法により該コンタクト孔（３）内を埋め込んで半
導体層（４）を成長し、該半導体層（４）表面近傍に不
純物を導入して不純物導入層（７）を形成し、該不純物
導入Ｎ（７）の上に導電層（６）を被着する工程を含む
半導体装置の製造方法により達成される。
本発明は埋め込んだＳｉエピタキシャル成長層とへ１層
間にポリＳｉ層を挿入、あるいはＳｉエビタギシャル成
長層表面に不純物４人層を形成して、Ｓ１工ピタキシヤ
ル成長層とＡ１層間に固相エピタキシャル層が成長する
のを阻止するものである。従ってポリＳｉ層、あるいは
不純物導入層は同相エピタキシャル成長の阻止層として
はたらく。
間にポリＳｉ層を挿入、あるいはＳｉエビタギシャル成
長層表面に不純物４人層を形成して、Ｓ１工ピタキシヤ
ル成長層とＡ１層間に固相エピタキシャル層が成長する
のを阻止するものである。従ってポリＳｉ層、あるいは
不純物導入層は同相エピタキシャル成長の阻止層として
はたらく。
この理由についてはまだ定説はないが、定性的には以下
のよう°に考えられる。
のよう°に考えられる。
同相エピタキシャル成長のキノカケには核が必要で、ポ
リＳｉ、あるいは不純物導入層にはこのような核が無数
に分布しているが、単結晶のＳｉエピタキシャル成長層
にはこのような核は、例えば汚染を受けた場所等その数
は極めて少なく、そこに集中して、あるポテンシアルを
越えて成長を始めるようである。
リＳｉ、あるいは不純物導入層にはこのような核が無数
に分布しているが、単結晶のＳｉエピタキシャル成長層
にはこのような核は、例えば汚染を受けた場所等その数
は極めて少なく、そこに集中して、あるポテンシアルを
越えて成長を始めるようである。
第１図は第１の発明による選択エピタキシャル成長によ
りコンタクト孔の埋込を行ったコンタクト形成方法を説
明する断面図である。
りコンタクト孔の埋込を行ったコンタクト形成方法を説
明する断面図である。
図において、１は半導体下地でＳｉ基板、ＩＡはＳｉ基
板内に形成されたｎ″層、２は絶縁層で厚さ１μｍのＳ
ｉＯ□層、３は５ｉＯＪｉ２に開口されたコンタクト孔
、４は半導体層でＳｉエピタキシャル成長層、５は多結
晶半導体層で高濃度にドープされた厚さ２０００人のポ
リＳｉ層、６は導電層で厚さ１μｍのＳｉ含有４１層で
ある。
板内に形成されたｎ″層、２は絶縁層で厚さ１μｍのＳ
ｉＯ□層、３は５ｉＯＪｉ２に開口されたコンタクト孔
、４は半導体層でＳｉエピタキシャル成長層、５は多結
晶半導体層で高濃度にドープされた厚さ２０００人のポ
リＳｉ層、６は導電層で厚さ１μｍのＳｉ含有４１層で
ある。
Ｓｉエピタキシャル成長層４の成長条件は、反応ガスと
して三塩化シラン（ＳｉＨＣ１＋）と水素（Ｈ２）を用
い、これを１００Ｐａに減圧して９５０°Ｃで熱分解し
て行う。
して三塩化シラン（ＳｉＨＣ１＋）と水素（Ｈ２）を用
い、これを１００Ｐａに減圧して９５０°Ｃで熱分解し
て行う。
ポリＳｉ層５０ＣＶＤ条件は、反応ガスとしてモノシラ
ン（Ｓｉｌ１４）を用い、これを１００Ｐａに減圧して
６２０°Ｃで熱分解して行う。
ン（Ｓｉｌ１４）を用い、これを１００Ｐａに減圧して
６２０°Ｃで熱分解して行う。
この際、ポリ５ｉＪＷ５には目的に応じてＷ （Ｐ）、
硼素（Ｂ）、チタン（Ｔｉ）、タングステン（匈）、炭
素（Ｃ）等をドープする。
硼素（Ｂ）、チタン（Ｔｉ）、タングステン（匈）、炭
素（Ｃ）等をドープする。
このような構造においては、固相エピタキシャル成長の
加速条件（４００℃、２４０時間）をあたえても、Ｓｉ
エピタキシャル成長層４とＳｉ含有４１層６間にはｐ゛
型の固相エピタキシャル層が成長しない。
加速条件（４００℃、２４０時間）をあたえても、Ｓｉ
エピタキシャル成長層４とＳｉ含有４１層６間にはｐ゛
型の固相エピタキシャル層が成長しない。
第２図は第２の発明による選択エピタキシャル成長によ
りコンタクト孔の埋込を行ったコンタクト形成方法を説
明する断面図である。
りコンタクト孔の埋込を行ったコンタクト形成方法を説
明する断面図である。
図において、１は半導体下地でＳｉ基板、ＩＡはＳｉ基
板内に形成されたｎ″層、２は絶縁層で厚さ１μｍの５
ｉＯｚｌＥ！、３はＳｉｎ、層２に開口されたコンタク
ト孔、４は半導体層でＳｉエピタキシャル成長層、７は
Ｓｉエピタキシャル成長層４の表面近傍にＴｉを高濃度
にドープした不純物導入層、６は導電層で厚さ１μｍの
Ｓｉ含有Ａ１層である。
板内に形成されたｎ″層、２は絶縁層で厚さ１μｍの５
ｉＯｚｌＥ！、３はＳｉｎ、層２に開口されたコンタク
ト孔、４は半導体層でＳｉエピタキシャル成長層、７は
Ｓｉエピタキシャル成長層４の表面近傍にＴｉを高濃度
にドープした不純物導入層、６は導電層で厚さ１μｍの
Ｓｉ含有Ａ１層である。
このような構造においても、Ｓｉエピタキシャル成長Ｎ
４とＳｉ含有４１層６間にｐ゛型の固相エピタキシャル
層が成長しない。
４とＳｉ含有４１層６間にｐ゛型の固相エピタキシャル
層が成長しない。
以上詳細に説明したように本発明による選択エピタキシ
ャル成長によりコンタクト孔の埋込を行ったコンタクト
形成方法においては、固相エピタキシャル層が成長しな
いので、コンタクト抵抗は増加しない。
ャル成長によりコンタクト孔の埋込を行ったコンタクト
形成方法においては、固相エピタキシャル層が成長しな
いので、コンタクト抵抗は増加しない。
従って段差のない安定なコンタクトの形成と、同相エピ
タキシャル成長のない長寿命デバイスが得られる。
タキシャル成長のない長寿命デバイスが得られる。
第１図は第１の発明による選択エピタキシャル成長によ
りコンタクト孔の埋込を行ったコンタクト形成方法を説
明する断面図、 第２図は第２の発明による選択エピタキシャル成長によ
りコンタクＩ・孔の埋込を行ったコンタクト形成方法を
説明する断面図、 第３図は従来例による選択エピタキシャル成長によりコ
ンタクト孔の埋込を行ったコンタクト形成方法を説明す
る断面図である。 図において、 １は半導体下地でＳｉ基板、 ＩＡはＳｉ基板内に形成されたｎ″層、２はｔ′！！縁
層でＳｉＯ□層、 ３はＳｉＯ□層２に開口されたコンタクト孔、４は半導
体層でＳｉエピタキシャル成長層、５は多結晶半導体層
でポリＳｉ層、 ６は導電層でＳｉ含有４１層、 ７は不純物導入層 ゛
りコンタクト孔の埋込を行ったコンタクト形成方法を説
明する断面図、 第２図は第２の発明による選択エピタキシャル成長によ
りコンタクＩ・孔の埋込を行ったコンタクト形成方法を
説明する断面図、 第３図は従来例による選択エピタキシャル成長によりコ
ンタクト孔の埋込を行ったコンタクト形成方法を説明す
る断面図である。 図において、 １は半導体下地でＳｉ基板、 ＩＡはＳｉ基板内に形成されたｎ″層、２はｔ′！！縁
層でＳｉＯ□層、 ３はＳｉＯ□層２に開口されたコンタクト孔、４は半導
体層でＳｉエピタキシャル成長層、５は多結晶半導体層
でポリＳｉ層、 ６は導電層でＳｉ含有４１層、 ７は不純物導入層 ゛
Claims (2)
- （１）半導体下地（１）に絶縁層（２）を被着し、該絶
縁層（２）にコンタクト孔（３）を開口し、選択エピタ
キシャル成長法により該コンタクト孔（３）内を埋め込
んで半導体層（４）を成長し、該半導体層（４）上に多
結晶半導体層（５）と導電層（６）とを被着する工程を
含むことを特徴とする半導体装置の製造方法。 - （２）半導体下地（１）上に絶縁層（２）を被着し、該
絶縁層（２）にコンタクト孔（３）を開口し、選択エピ
タキシャル成長法により該コンタクト孔（３）内を埋め
込んで半導体層（４）を成長し、該半導体層（４）表面
近傍に不純物を導入して不純物導入層（７）を形成し、
該不純物導入層（７）の上に導電層（６）を被着する工
程を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23891485A JPS6298747A (ja) | 1985-10-25 | 1985-10-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23891485A JPS6298747A (ja) | 1985-10-25 | 1985-10-25 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6298747A true JPS6298747A (ja) | 1987-05-08 |
Family
ID=17037146
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23891485A Pending JPS6298747A (ja) | 1985-10-25 | 1985-10-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6298747A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02268425A (ja) * | 1989-04-10 | 1990-11-02 | Toshiba Corp | 半導体装置の製造方法 |
| JPH05251385A (ja) * | 1991-12-17 | 1993-09-28 | Internatl Business Mach Corp <Ibm> | 改良された半導体用局部的相互接続 |
| KR100407683B1 (ko) * | 2000-06-27 | 2003-12-01 | 주식회사 하이닉스반도체 | 반도체 소자의 콘택 플러그 형성 방법 |
| JP2013247332A (ja) * | 2012-05-29 | 2013-12-09 | Tokyo Electron Ltd | シリコン膜の形成方法およびその形成装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS584924A (ja) * | 1981-07-01 | 1983-01-12 | Hitachi Ltd | 半導体装置の電極形成方法 |
-
1985
- 1985-10-25 JP JP23891485A patent/JPS6298747A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS584924A (ja) * | 1981-07-01 | 1983-01-12 | Hitachi Ltd | 半導体装置の電極形成方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02268425A (ja) * | 1989-04-10 | 1990-11-02 | Toshiba Corp | 半導体装置の製造方法 |
| JPH05251385A (ja) * | 1991-12-17 | 1993-09-28 | Internatl Business Mach Corp <Ibm> | 改良された半導体用局部的相互接続 |
| KR100407683B1 (ko) * | 2000-06-27 | 2003-12-01 | 주식회사 하이닉스반도체 | 반도체 소자의 콘택 플러그 형성 방법 |
| JP2013247332A (ja) * | 2012-05-29 | 2013-12-09 | Tokyo Electron Ltd | シリコン膜の形成方法およびその形成装置 |
| US9318328B2 (en) | 2012-05-29 | 2016-04-19 | Tokyo Electron Limited | Method and apparatus for forming silicon film |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04320330A (ja) | 半導体装置のコンタクト部の形成方法 | |
| JP2685028B2 (ja) | 半導体装置の製造方法 | |
| US5162255A (en) | Method for manufacturing a hetero bipolar transistor | |
| JPS6298747A (ja) | 半導体装置の製造方法 | |
| JP2911694B2 (ja) | 半導体基板及びその製造方法 | |
| KR940004450B1 (ko) | 반도체장치의 제조방법 | |
| JP3206943B2 (ja) | Ｓｏｉ基板の製法および半導体装置 | |
| JPH0620944A (ja) | 半導体装置及びその製造方法 | |
| JP2627756B2 (ja) | 半導体装置の製造方法 | |
| JPH09306865A (ja) | 半導体装置の製造方法 | |
| JP2615541B2 (ja) | 半導体装置の製造方法 | |
| JP2728047B2 (ja) | 半導体装置およびその製造方法 | |
| JP2828127B2 (ja) | 選択多結晶シリコン膜成長法 | |
| JPS6214422A (ja) | 半導体装置の製造方法 | |
| JPS63272049A (ja) | 半導体装置の製造方法 | |
| JP2907236B2 (ja) | 半導体装置の製造方法 | |
| JPS61222225A (ja) | 半導体装置の製造方法 | |
| JP2003528443A5 (ja) | ||
| JPS6235539A (ja) | 半導体装置の製造方法 | |
| JP3057869B2 (ja) | 半導体装置の製造方法 | |
| JPS61131434A (ja) | 半導体装置の製造方法 | |
| JPH07135332A (ja) | 光起電力素子の製造方法 | |
| JPS5920464A (ja) | 金属膜の選択成長方法 | |
| JP2702293B2 (ja) | 半導体装置の製造方法 | |
| JP2560072B2 (ja) | 半導体装置における高融点金属電極の形成方法 |