JPS63100381A

JPS63100381A - 位相検出装置

Info

Publication number: JPS63100381A
Application number: JP62256142A
Authority: JP
Inventors: Efu Gamu Rinrei; リンレイ・エフ・ガム
Original assignee: Sony Tektronix Corp
Current assignee: Tektronix Japan Ltd
Priority date: 1986-10-09
Filing date: 1987-10-09
Publication date: 1988-05-02
Also published as: US4728884A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野コ本発明は、位相検出装置、特にダイナミック・レンジを
任意所望の限界まで拡張した無限位相検出装置に関する
。

［従来の技術］任意の信号により刺激されると共に、種々の他の回路網
（ネットワーク）とインターフェースするネットワーク
の動作特性を求めるために、ネットワーク・アナライザ
が開発されており、このネットワーク・アナライザは、
所定ネットワークの動作の完全な解析を周波数領域で行
なう。所定ネットワークのパラメータは、周波数の関数
として変化するばかりでなく、振巾及び位相の複素変数
である。ネットワーク・アナライザは、周波数の関数と
して振巾及び位相を測定し、この測定結果からインピー
ダンス及び伝達関数を表示できる。この測定は、正弦波
試験により、即ち、試験正弦波信号を被試験ネットワー
クに供給し、このネットワークからの出力正弦波信号の
基本波成分を基準正弦波信号（通常は、試験正弦波信号
）と比較することにより行なう。アメリカ合衆国カリフ
ォルニア用パル・アルドのヒユーレット・パラカード社
製８４１０シリーズ・ネットワーク・アナライザの如き
多くのネットワーク・アナライザにおいて、位相を測定
するには、位相検出装置が基準信号を被試験ネットワー
クからの出力信号と比較している。

［発明が解決しようとする問題点］従来の位相検出装置において、被試験ネットワーク・ア
ナライザの出力信号の位相が＋／−１８０度より大きく
シフトすると、位相検出装置の出力が＋１８０度から一
１８０度に極端に飛んでリセットしてしまう。短期間の
測定では、このダイナミック・レンジは一般的に十分で
ある。しかし、拡張された周波数範囲での測定では、相
対位相シフトでなく総合位相シフトは、＋／−１８０度
範囲内が望ましい。

また、位相シフトが正であるか、又は負であるかを知る
ことも望ましい。これは、位相シフトの指示値が一１０
度の場合、実際のシフトは＋３５０度か否かあいまいで
あるからである。

［発明の目的］したがって本発明の目的は、帰還技術及び位相追従技術
を用いて、ダイナミック・レンジを任意所望の限界まで
拡張した位相検出装置の提供にある。

［問題点を解決するための手段］本発明の位相検出装置は、基準（第１）信号の位相をシ
フトする移相器と、この位相シフトされた基準信号及び
試験（第２）信号間の位相差を検出して誤差信号を発生
する位相検出器と、位相シフトされた基準信号が試験信
号と同相になるように、位相検出器からの誤差信号を累
積して移相器を制御する制御器とを具えている。

［作用］本発明によれば、基準（第１）信号を移相器に入力し、
位相シフトしたこの基準信号を試験（第２）信号と共に
位相検出器に入力する。位相検出器の出力信号は誤差信
号であり、この誤差信号を制御器に入力して累積する。

この制御器は、ｎ＊モジュロ（３，６０）及び３６０度
を越えた増分（インクリメント）の和に対応する位相値
を出力する。また、制御器は、累積した誤差信号をオフ
セット信号として出力し、移相器に入力して、基準信号
のシフト量が試験信号に追従するようにする。よって、
移相器の最終的な位相シフト量が基準信号及び試験信号
間の位相差となる。

本発明の他の目的・効果及び新規な特徴は、添付図を参
照した以下の詳細説明から明らかになろう。

［実施例］第１図は、本発明の位相検出装置の原理的なブロック図
である。基準（第１）信号を移相器（位相シフト回路）
１０に入力して、位相シフトした基準信号を発生する。

位相検出器２０において、このシフトした基準信号を試
験（第２）信号、即ち未知の信号と位相比較する。位相
検出器２０での位相比較結果である誤差信号を制御器３
０に入力し、誤差符号に応じてこの誤差信号を累積値に
加算又は減算する。制御器３０の出力は、測定期間にわ
たって、基準信号に対する試験信号の総合位相シフトに
対応する。そして、この出力の上位部分が完了した完全
な位相回転数（ｎ＊モジュロ（３６０））を表わし、ま
た出力の下位部分が完了した位相回転部分を表わす。制
御器３０は、オフセット信号を移相器１０に供給して、
シフトされた基準信号が試験信号に追従するように、基
準信号の位相シフト値を更新する。よって、この誤差信
号は、位相検出器２０から出力されるサンプル間におい
て、常に基準信号に対する試験信号の増分誤差である。

基準信号と試験信号が同相になったとき、即ち誤差信号
がなくなったときの制御器３０の出力信号が、基準信号
及び試験信号間の位相差に対応する。

第２図は、本発明の好適な一実施例の詳細なブロック図
である。被試験装置（ＤＵＴ）１２をトラキング（追従
）発生器１４に接続する。このトラキング発生器１４は
、試験信号を発生して、ＤＵＴ１２に供給し、ＤＵＴ１
２からの出力信号を試験信号として受ける。基準信号を
用いて試験信号を発生する。図示の実施例では、基準信
号は、１００ＫＨｚの矩形波である。トラキング廃生器
１４の出力は、ＤＵＴ１２からの試験信号であり、周波
数として測定するＤＵＴの位相シフトは変化する。ＤＯ
Ｔｌ　２は、リターン・ロスを検出するのに用いるブリ
ッジを含んだ任意のネットワークでもよい。基準信号は
、移相器１０内の位相拘束ループ（Ｐ　Ｌ　Ｌ）回路１
６に入力する。ＰＬＬ回路１６は、発振周波数が基準信
号周波数の整数倍であるシステム・クロック発振器１８
を制御する。

この実施例において、システム・クロック周波数は、２
５．６ＭＨｚである。システム・クロック発振器１８の
出力クロックを分周器２２に入力して、基準信号と同じ
周波数の信号を発生し、ＰＬＬ回路１６に入力する。

分周器２２の出力信号は、Ｎ進カウント・ダウン・レジ
スタ２４のロード信号となり、システム・クロック発振
器１８からのクロック信号がこのレジスタ２４をクロッ
クする。カウント・ダウン・レジスタ２４が零にまでク
ロック・ダウンすると、レジスタ２４の出力信号が位相
分割器２６をリセットする。なお、この位相分割器２６
も、システム・クロック発振器１８カーらのクロック信
号によりクロックされる。位相分割器２６の出力信号は
、シフトされた基準信号であり、位相検出器２０に入力
される。試験信号及びシフトされた基準信号を位相（φ
）検出回路２８に入力する。この位相検出回路２８は、
これら２つの入力信号間の位相差を表わすアナログ電圧
を出力する。このアナログ電圧の振幅を増幅器３２によ
り調整し、アナログ・デジタル（Ａ／Ｄ）変換器３４に
よりデジタル化する。測定クロック発振器３６は、Ａ／
Ｄ変換器３４にタイミング信号を供給して、分離した時
間間隔でアナログ電圧をデジタル化する。

デジタル化された誤差信号の上位ビットを加算／減算回
路３８に入力し、試験信号の位相が基準信号に対して進
んでいるか遅れているかを示す符号ビットに応じて、累
積レジスタ４２の内容と加算又は減算する。測定クロッ
ク発振器３６の出力によりクロックされた際、デジタル
化された誤差信号の下位ビットが出力レジスタ４４を介
して出力する。

測定クロック発振器３６の出力をレジスタ４２にも供給
して、加算／減算回路３８の演算結果をレジスタ４２に
転送すると共に、出力する。カウント・ダウン・レジス
タ２４が分周器２２からロード信号を受けると、レジス
タ４２からの下位ビットがカウント・ダウン・レジスタ
２４にロードされる。これにより、カウント・ダウン・
レジスタ２４は、シフトされた基準信号の位相を試験信
号の位相により近づける。動作において、試験信号の位
相に追従するように、レジスタ４２の内容が変化する。

位相変化が３６０度より大きく累積されると、レジスタ
４２の低位ビットは高い値から零となり、高位ビットは
１だけ増分する。その結果、カウント・ダウン・レジス
タ２４の位相は、正確に３６０度の先へ進む。全体的な
効果としては、レジスタ４２が位相変化の高位部分を累
積することである。よって、誤差信号が零になったとき
の加算／減算回路３８及びレジスタ４４の出力が、基準
信号及び試験信号の位相差を表わす。

位相シフトがゆっくり変化する際、この装置は正確な結
果を与える。しかし、位相シフトが高速に変化すると、
Ａ／Ｄ変換器３４に供給される角度／電圧比によるダイ
ナミック・スイングが追従を制限する。Ａ／Ｄ変換器３
４の１２ビツト出力により、４０９６個の出力状態があ
り、これらは、＋／−１０ボルトの如きある入力電圧範
囲に対応する。−例として、Ａ／Ｄ変換器３４の全範囲
が４「ガム（ｇｕｍｍ）ｊになるように増幅器３２の利
得を設定し、１ガムが１サイクルの１／２５６、即ち３
６０／２５６度とし、全体（４ガム）を５．６２５度と
する。基準信号に対する試験信号の位相が、１測定当り
４ガムより速く変化すると、Ａ／Ｄ変換器３４は動作範
囲から外れてしまい、誤った結果を生じる。加算／減算
回路３８、そしてレジスタ４２へ帰還するビット数を変
更すると共に、同時に増幅器３２の利得を減少すること
により、Ａ／Ｄ変換器３４のダイナミック・レンジを拡
張できる。これは、可変帰還抵抗器Ｒを乗算デジタル・
アナログ変換器（ＤＡＣ）に置換することにより実現で
きるので、利得値を１ビツトだけシフトすることにより
、利得を２倍だけ簡単に変更できる。また、加算／減算
回路３８に入力されるＡ／Ｄ変換器３４のデータ領域を
、２倍の利得変化に対して１ビツトだけシフトすること
により、ループ利得を一定に維持できる。その結果、付
随して精度は損なわれるが高速な位相変化に追従できる
一方、低速の位相変化に対する高精度は維持される。

代わりに、試験信号を位相検出器２０に入力する前にデ
ジタル信号に変換し、位相差をデジタル的に決定しても
よい。本発明のダイナミック・レンジは、レジスタ４２
のピット数の関数である。

１６ビツト・レジスタ４２の場合、ダイナミック・レン
ジは２５６＊モジユロ（３６０）より上である。よって
、論理的には、ダイナミック・レンジを無限に拡張でき
る。出力は、分解能が１ガムの加算／減算回路３８の出
力と、分解能が１ガムより高いＡ／Ｄ変換器３４からの
下位ビットとの組合せである。なお、この下位ビットは
、１ガムの分数部分に対応する。Ａ／Ｄ変換器３４から
の上位ビットは、１ガムの整数倍に対応する位相シフト
を表わす。

なお、トラキング発生器１４は、従来型式であり、かつ
本発明と直接的に関係しないので、詳細説明を省略した
が、第２図において、ＬＰはローパス・フィルタ、ＩＦ
は中間周波数フィルタ、波を丸で囲んだ記号は発振器１
、×を丸で囲んだ記号は混合器を夫々示す。

上述の実施例では、信号をデジタル的に処理したが、ア
ナログ・シフト・レジスタ及びアナログ積分器を用いる
ことにより、本発明をアナログ環境で実現することもで
きる。

［効果］上述の如く本発明によれば、位相誤差信号を帰還して、
累積値に加算し、その累積出力をｎ＊モジュロ（３６０
）の関数としている。（なお、ｎは累積レジスタのビッ
ト数の関数である。）また、試験信号を位相シフトされ
た基準信号と比較し、このシフトされた基準信号を試験
信号に追従させているので、誤差信号が、サンプル周期
間に増分した位相ドリフト量を表わす。よって、ダイナ
ミック・レンジが理論的には無限の位相検出装置が得ら
れ、基準信号及び試験信号間の位相差を正確に求めるこ
とができる。

【図面の簡単な説明】

第１図は本発明の原理を示すブロック図、第２図は本発
明の好適な一実施例の詳細なブロック図である。図において、１０は移相器、２０は位相検出器、３０は
制御器である。

Claims

【特許請求の範囲】第１信号の位相をシフトする移相器と、該移相器で位相がシフトされた上記第１信号及び第２信
号間の位相差を検出し、該位相差に対応する誤差信号を
発生する位相検出器と、位相がシフトされた上記第１信号が上記第２信号と同相
になるように、上記誤差信号を累積して上記移相器の位
相シフト量を制御する制御器とを具え、上記第１信号が上記第２信号と同相になったときの上記
移相器の位相シフト量が、上記第１信号及び上記第２信
号間の位相差であることを特徴とする位相検出装置。