JPS6310254A - 情報処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕゛ 本発明は情報処理装置に関し、特に仮想計算機の実現に
際しての主記憶装置のアドレスを生成する情報処理装置
に関する。

〔従来の技術〕

一般に仮想計算機の実現に際しては仮想計算機の主記憶
装置として実計算機の主記憶装置の一部が割り当てられ
ており、第２図に示す様に構成されている。仮想計算ｌ
１ｌＡ、仮想計算機Ｂを仮定し、実計算機の主記憶空間
Ｃの中に仮想計算機Ａの主記憶空間りと仮想計算ａＢの
主記憶空間Ｅを割当るとする。仮想計算１１Ａ上の主記
憶アドレスＯ〜、４１９４３０３が実計算機の主記憶空
間Ｃのアドレス８３８８６０８〜１．２５８２９１１に
対応し、仮想計算ａＢ上の主記憶アドレス０〜４１９４
３０３が実計算機の主記憶空間Ｃのアドレス１２５８２
９１２〜１６７７７２１５に対応する。

このように仮想計算ｆｉＡ、Ｂの主記憶アドレスと、対
応する実計算機上の主記憶アドレスとの間には一定の差
があるため、仮想計算機の主記憶アドレスに一定値を加
算することによって実計算機上の１記”憶アドレスへの
変換を行なう必要がある。

従来、この加算を自動的に行なう仮想主記憶空間変換手
段を実計算機に備えることにより、仮想計算機で実行さ
れる処理が仮想計算機であるか否かを意識する必要がな
い様に構成されていた。

第３図はこの仮想主記憶空間変換機構１０を含むブロッ
ク図である。仮想計算機の主記憶アドレスを実計算機の
主記憶アトレースに変換する時に加算する値を仮想主記
憶ペースアドレスバッファ３に設定し、現在実行中の仮
想計算機を識別するための仮想計算機番号を仮想計算機
番号レジスト６に設定することにより、実行中の仮想計
算機に割り当てられた実計算機上の主記憶空間の開始ア
ドレスが加算され、仮想計算機からはこの加算を意識す
る必要がない。

１発明が解決しようとする問題点〕 上述した従来の情報処理装置の仮想主記憶空間変換構ａ
ｉｏは、仮想計算機からの主記憶装置へのアクセスの全
てに対して、仮想計算機の主記憶アドレスに仮想計算機
番号レジスタ６によってアドレスされる仮想主記憶ペー
スアドレスバッファ３の値が加算されてしまう。このた
め実計算機上の入出力装置に関する情報を格納したハー
ドウェア領域を仮想計算機中からアクセスする際には前
述の加算を意識してあらがしめ補正を行ない、加算後に
正しい値となる様に考慮するか、または仮想主記憶ペー
スアドレスバッファ３中に加算値としてオールＯを用意
しておき、ハードウェア領域へのアクセスに際しては加
算値オール０が格納された仮想計算機番号へ変更し、ア
クセス終了時に正しい仮想計算機番号を再設定するとい
った手順で行なう必要があったため、ハードウェア領域
へのアクセスが行なわれる際に処理速度が低下してしま
うという欠点がある。

本発明の目的は、特定領域アクセス指示フリップフロッ
プを繰作することにより、仮想計算機から実計算機中の
特定領域へのアクセスを高速に行うことができる情報処
理装置を提供することにある。

〔問題点を解決するための手段〕

本発明の情報処理装置の横或は、１台の実計算機に少な
くとも１個のオペレーティング・システムを走行させる
仮想計算機を識別するための仮想計算機番号を保持する
第１の記憶手段と、あらかじめ設定された固定値を発生
する固定値発生手段と、前記実計算機の主記憶空間の特
定領域をアクセスし、指示するアクセス指示手段と、こ
のアクセス指示手段の出力により前記第１の記憶手段と
前記固定値発生手段とのいずれかを選択する選択手段と
、この選択手段の出力によりアドレスされ、前記仮想計
算機番号毎にその仮想計算機に割り当てられた実計算機
の主記憶空間の先頭アドレスを呆持する第２の記憶手段
と、前記仮想計算機上で行なわれる主記憶装置へのアク
セスに使用されるアドレスと前記第２の記憶手段の出力
とを加算する加算手段とを含むことを特徴とする。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図は本発明の一実施例を含むブロック図である。仮
想主記憶空間変換機構１０は加算手段としての加算器２
．第２の記憶手段としての仮想主記憶ペースアドレスバ
ッファ３１選択手段としてのセレクタ５．固定値発生手
段としての固定値発生回路７とから成り、第１の記憶手
段としての仮想計算機番号レジスタ６と固定値発生回路
７の出力はアクセス指示手段としてのハードウェア領域
アクセス指示フリップフロップ４の値によってセレクタ
５で選択され、仮想主記憶ペースアドレスバッファ３の
アドレスとなる。主記憶アドレスレジスタ１の出力は加
算器２によって仮想主記憶ペースアドレスバッファ３の
出力と加算され、実計算機上の主記憶アドレスとなる。

いま、仮想計算機番号Ｏに対する仮想主記憶ベース値が
Ｏ（仮想計算機番号０は実計算機を意味する）、仮想計
算機番号Ａに対する仮想主記憶ベース値が８３８８　ｂ
　Ｏ８（８ｘ　２２０＝　１３　Ｍ　）　、仮想計算機
番号Ｂに対する仮想主記憶ベース値が１２５８２９１２
　（１２Ｘ２２０＝１２Ｍ＞であるとする、この場合に
は仮想主記憶ペースアドレスバッファのＯ番地、１番地
、２番地には０．８３８８６０８および１２５８２９１
２がそれぞれ設定される。ハードウェア領域アドレス指
示フリップフロップ４は１の時にハードウェア領域への
アクセスを意味し、この時セレクタ５は固定値発生回路
７を選択する。いま、固定値発生回路７は数値Ｏを発生
するものとする。これは例えばセレクタ５の一方の入力
をオールＯにハードウェア的に固定することによって容
易に得られる。ハードウェア領域アクセス指示フリップ
フロップ４がＯの時にはセレクタ５は仮想計算機番号レ
ジスタ６を選択する。すなわちハードウェア領域アクセ
ス指示フリップフロップ４がＯの間は主記憶アドレスレ
ジスタ１の出力に、仮想計算機番号レジスタ６に対応す
る仮想主記憶ベース値が加算される。たとえば主記憶ア
ドレスレジスタ１の値が４０９６であるとき、仮想計算
機番号レジスタ６の値が０゜１．２の場合に実計算機上
の主記憶装置へのアクセスに使用されるアドレスはそれ
ぞれ４０９６゜８３９２７０４．１２５８７００８とな
る。

一方、ハードウェア領域へのアクセスを行なう際にはハ
ードウェア領域アクセス指示フリップフロップ４を１に
することにより、仮想計算機番号レジスタ６の値に関係
なく常に実計算機上の主記憶装置へのアクセスに使用さ
れるアドレスは上述の例では４０９６となる。

〔発明の効果〕

以上説明したように本発明は、仮想計算機中から実計算
機中の特定領域へのアクセスが特定領域アクセス指示手
段のみを操作することで可能となり、高速に処理を行な
うことができるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を含むブロック図、第２図は
仮想計算機における主記憶アドレスと実計算機における
主記憶アドレスとの対応を示す図、第３図は従来例のブ
ロック図である。 １・・・主記憶アドレスレジスタ、２・・・加算器、３
・・・仮想主記憶ペースアドレスバッファ、４・・・ハ
ードウェア領域アクセス指示フリップフロップ、５・・
・セレクタ、６・・・仮想計算機番号レジスタ、７・・
・固定値発生回路、１０・・・仮想主記憶空間変換機構
。

Claims (1)

【特許請求の範囲】
1. １台の実計算機に少なくとも１個のオペレーティング・
   システムを走行させる仮想計算機を識別するための仮想
   計算機番号を保持する第１の記憶手段と、あらかじめ設
   定された固定値を発生する固定値発生手段と、前記実計
   算機の主記憶空間の特定領域をアクセスし、指示するア
   クセス指示手段と、このアクセス指示手段の出力により
   前記第１の記憶手段と前記固定値発生手段とのいずれか
   を選択する選択手段と、この選択手段の出力によりアド
   レスされ、前記仮想計算機番号毎にその仮想計算機に割
   り当てられた実計算機の主記憶空間の先頭アドレスを保
   持する第２の記憶手段と、前記仮想計算機上で行なわれ
   る主記憶装置へのアクセスに使用されるアドレスと前記
   第２の記憶手段の出力とを加算する加算手段とを含むこ
   とを特徴とする情報処理装置。