JPS63104580A - クランプ装置 - Google Patents
クランプ装置Info
- Publication number
- JPS63104580A JPS63104580A JP61249908A JP24990886A JPS63104580A JP S63104580 A JPS63104580 A JP S63104580A JP 61249908 A JP61249908 A JP 61249908A JP 24990886 A JP24990886 A JP 24990886A JP S63104580 A JPS63104580 A JP S63104580A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- sample
- clamp
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、アナログ入力信号をデジタル信号に変換する
際に信号を所定のタイミングで、所定のデジタル値にク
ランプするクランプ装置に関するものである。
際に信号を所定のタイミングで、所定のデジタル値にク
ランプするクランプ装置に関するものである。
従来の技術
近年、Ａ／Ｄ変換器を含むデジタル信号処理部における
クランプ装置は、Ａ／Ｄ変換器のデジクル出力と設定し
たデジタル値とを比較し信号をクランプする構成になっ
ている場合が多い、（例えば、特開昭５８−１２４３７
３号公報）以下、図面を参照しながら、上述した従来の
クランプ装置の一例について説明する。
クランプ装置は、Ａ／Ｄ変換器のデジクル出力と設定し
たデジタル値とを比較し信号をクランプする構成になっ
ている場合が多い、（例えば、特開昭５８−１２４３７
３号公報）以下、図面を参照しながら、上述した従来の
クランプ装置の一例について説明する。
第３図は従来のクランプ装置の基本構成を示すものであ
る。第３図において、２はＡ／Ｄ変換器、４はクランプ
信号発生回路、７は２信号のアナログ加算回路、８は２
のＡ／Ｄ変換器と同じビット数を持つＤ／Ａ変換器、９
はデジタルフィルタ回路、１０は２信号のデジタル減算
回路、１１はサンプルホールド回路、１２は所定クラン
プレベルを発生さす基準レベル発生回路である。
る。第３図において、２はＡ／Ｄ変換器、４はクランプ
信号発生回路、７は２信号のアナログ加算回路、８は２
のＡ／Ｄ変換器と同じビット数を持つＤ／Ａ変換器、９
はデジタルフィルタ回路、１０は２信号のデジタル減算
回路、１１はサンプルホールド回路、１２は所定クラン
プレベルを発生さす基準レベル発生回路である。
以上のように構成されたクランプ装置について、以下そ
の動作について説明する。
の動作について説明する。
まず、入力端子１より入力したアナログ信号７１は、加
算回路７により誤差信号７２と加算される。その加算器
比カフ３はＡ／Ｄ変換器２に入力され、デジタル信号２
２に変換される。デジタル信号２２は、サンプルホール
ド回路１１でサンプルホールドされ、減算回路１０に入
力される。
算回路７により誤差信号７２と加算される。その加算器
比カフ３はＡ／Ｄ変換器２に入力され、デジタル信号２
２に変換される。デジタル信号２２は、サンプルホール
ド回路１１でサンプルホールドされ、減算回路１０に入
力される。
減算回路ｌＯでは、基準レベル信号１２１からサンプル
ホールド回路出力１１１が減算され、その出力１０１は
フィルタ回路９、Ｄ／Ａ変換器８を経て誤差信号となる
。
ホールド回路出力１１１が減算され、その出力１０１は
フィルタ回路９、Ｄ／Ａ変換器８を経て誤差信号となる
。
以上の制御ループにより、出力デジタル信号２２のクラ
ンプレベルは所定の基準レベル１２１に収束する。
ンプレベルは所定の基準レベル１２１に収束する。
発明が解決しようとする問題点
しかしながら上記のような構成では、クランプ時の信号
レベルをデジタル信号の形で抽出して所定の基準デジタ
ル信号と比較しているため、クランプレベルの変動を１
量子化レベル以下にすることは原理的に不可能であると
いう問題点を有している。
レベルをデジタル信号の形で抽出して所定の基準デジタ
ル信号と比較しているため、クランプレベルの変動を１
量子化レベル以下にすることは原理的に不可能であると
いう問題点を有している。
例えば、第４図（ａｌで示すようなテレビ信号を入力端
子１より入力し、ペデスタルレベルを一定のデジタル値
にクランプした場合、加算回路の人力信号７２．Ａ／Ｄ
変換器の入力信号７３は第４図（ｂｌ、 （Ｃ１に示す
波形となり、アナログテレビ信号のペデスタルレベルは
第４図（Ｃ１に示すように１景子化レベルΔ■で変動し
てしまう。
子１より入力し、ペデスタルレベルを一定のデジタル値
にクランプした場合、加算回路の人力信号７２．Ａ／Ｄ
変換器の入力信号７３は第４図（ｂｌ、 （Ｃ１に示す
波形となり、アナログテレビ信号のペデスタルレベルは
第４図（Ｃ１に示すように１景子化レベルΔ■で変動し
てしまう。
本発明は上記問題点に鑑み、クランプレベル変動の小さ
いクランプ装置を提供するものである。
いクランプ装置を提供するものである。
問題点を解決するための手段
上記問題点を解決するために、本発明のクランプ装置は
、アナログ入力信号をデジタル信号に変換するＡ／Ｄ変
換器と、入力信号を所定のタイミングでホールドするサ
ンプルホールド回路と、前記サンプルホールド回路の出
力よりＡ／Ｄ変換器の変換上下限アナログ値に相当する
基準電圧を発生させる基準電圧発生回路を備えた構成で
ある。
、アナログ入力信号をデジタル信号に変換するＡ／Ｄ変
換器と、入力信号を所定のタイミングでホールドするサ
ンプルホールド回路と、前記サンプルホールド回路の出
力よりＡ／Ｄ変換器の変換上下限アナログ値に相当する
基準電圧を発生させる基準電圧発生回路を備えた構成で
ある。
作用
本発明は上記の構成によって、クランプ時の入力信号値
をアナログ値としてサンプルホールドし、サンプルホー
ルド回路の出力信号から変換上下限アナログ値を作り出
すため、クランプレベルはほとんど変動しなくなる。
をアナログ値としてサンプルホールドし、サンプルホー
ルド回路の出力信号から変換上下限アナログ値を作り出
すため、クランプレベルはほとんど変動しなくなる。
実施例
以下本発明の一実施例のクランプ装置について図面を参
照しながら説明する。
照しながら説明する。
第１図は本発明の一実施例におけるクランプ装置の基本
構成を示すものである。第１図において、２はＡ／Ｄ変
換器で変換上下限アナログ入力端子を有している。３は
サンプルホールド回路、４はクランプ信号発生回路、５
はフィルタ回路、６は基準信号発生回路であって入力信
号より二つの基準信号を作り出すものであり、入力信号
６１に直流電圧ｖ１を加算する加算回路と入力信号６１
から直流電圧ｖ２を減算する減算回路とにより簡単に構
成できる。
構成を示すものである。第１図において、２はＡ／Ｄ変
換器で変換上下限アナログ入力端子を有している。３は
サンプルホールド回路、４はクランプ信号発生回路、５
はフィルタ回路、６は基準信号発生回路であって入力信
号より二つの基準信号を作り出すものであり、入力信号
６１に直流電圧ｖ１を加算する加算回路と入力信号６１
から直流電圧ｖ２を減算する減算回路とにより簡単に構
成できる。
以上のように構成されたクランプ装置について第１図を
用いてその動作を説明する。入力端子１より入力したア
ナログ信号２１は、Ａ／Ｄ変換器２によりデジタル信号
２２に変換される。また、アナログ信号２１はサンプル
ホールド回路３によりクランプ信号３２に同期してホー
ルドされる。
用いてその動作を説明する。入力端子１より入力したア
ナログ信号２１は、Ａ／Ｄ変換器２によりデジタル信号
２２に変換される。また、アナログ信号２１はサンプル
ホールド回路３によりクランプ信号３２に同期してホー
ルドされる。
サンプルホールド回路の出力信号３１は、フィルタ回路
５を経た後、基準電圧発生回路６に入力される。基準電
圧発生回路６では、クランプ時において入力信号６１が
常に所定のデジタル値に対応するように、Ａ／Ｄ変換上
限電圧６２とＡ／Ｄ変換下限電圧６３を作り出す。
５を経た後、基準電圧発生回路６に入力される。基準電
圧発生回路６では、クランプ時において入力信号６１が
常に所定のデジタル値に対応するように、Ａ／Ｄ変換上
限電圧６２とＡ／Ｄ変換下限電圧６３を作り出す。
以上の制御ループにより、出力デジタル信号２２のクラ
ンプレベルは所定のレベルとなる。
ンプレベルは所定のレベルとなる。
例えば、第２図（ａｌで示すようなテレビ信号を入力端
子ｌより入力し、ペデスタルレベルを一定のデジタル値
にクランプした場合の各部の波形を第２図に示す。第２
図ｆｂｌにはサンプルホールド回路出力信号３１、（Ｃ
）にはフィルタ回路出力信号６１とＡ／Ｄ変換上限信号
６２とＡ／Ｄ変換下限信号６３を示す、また、第２図ｆ
Ｃ１中のｖ、、ｖ２は、入力テレビ信号の振幅及び所定
のペデスタルデジタルレベルにより決定される。
子ｌより入力し、ペデスタルレベルを一定のデジタル値
にクランプした場合の各部の波形を第２図に示す。第２
図ｆｂｌにはサンプルホールド回路出力信号３１、（Ｃ
）にはフィルタ回路出力信号６１とＡ／Ｄ変換上限信号
６２とＡ／Ｄ変換下限信号６３を示す、また、第２図ｆ
Ｃ１中のｖ、、ｖ２は、入力テレビ信号の振幅及び所定
のペデスタルデジタルレベルにより決定される。
以上のように本実施例によれば、テレビ信号のペデスタ
ルレベルをアナログ的に抽出し、それよりＡ／Ｄ変換上
下限信号を作り出すことにより、ペデスタルレベルをほ
とんど変動の無いものとすることができる。
ルレベルをアナログ的に抽出し、それよりＡ／Ｄ変換上
下限信号を作り出すことにより、ペデスタルレベルをほ
とんど変動の無いものとすることができる。
発明の効果
以上のように本発明は、Ａ／Ｄ変換器と、入力信号を所
定のタイミングでホールドするサンプルホールド回路と
、Ａ／Ｄ変換上下限電圧を作り出す基準電圧発生回路を
設けることにより、クランプレベルの変動のほとんど無
いクランプを行うことができる。
定のタイミングでホールドするサンプルホールド回路と
、Ａ／Ｄ変換上下限電圧を作り出す基準電圧発生回路を
設けることにより、クランプレベルの変動のほとんど無
いクランプを行うことができる。
第１図は本発明の一実施例におけるクランプ装置の基本
構成図、第２図は第１図における各部の波形図、第３図
は従来のクランプ回路の基本構成図、第４図は従来のク
ランプ回路の各部の波形図である。 ２・・・・・・Ａ／Ｄ変換器、３・・・・・・サンプル
ホールド回路、４・・・・・・クランプ信号発生回路、
５・・・・・・フィルタ回路、６・・・・・・基準電圧
発生回路、６２・・・・・・Ａ／Ｄ変換上限信号、６３
・・・・・・Ａ／Ｄ変換下限信号。 代理人の氏名 弁理士 中尾敏男 はか１名第１図 １５２図
構成図、第２図は第１図における各部の波形図、第３図
は従来のクランプ回路の基本構成図、第４図は従来のク
ランプ回路の各部の波形図である。 ２・・・・・・Ａ／Ｄ変換器、３・・・・・・サンプル
ホールド回路、４・・・・・・クランプ信号発生回路、
５・・・・・・フィルタ回路、６・・・・・・基準電圧
発生回路、６２・・・・・・Ａ／Ｄ変換上限信号、６３
・・・・・・Ａ／Ｄ変換下限信号。 代理人の氏名 弁理士 中尾敏男 はか１名第１図 １５２図
Claims (1)
- アナログ入力信号をデジタル信号に変換するＡ／Ｄ変換
器と、入力信号を所定のタイミングでホールドするサン
プルホールド回路と、前記サンプルホールド回路の出力
よりＡ／Ｄ変換器の変換上下限アナログ値としてＡ／Ｄ
変換器に供給する基準電圧を作り出す基準電圧発生回路
とを備えたことを特徴とするクランプ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61249908A JPS63104580A (ja) | 1986-10-21 | 1986-10-21 | クランプ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61249908A JPS63104580A (ja) | 1986-10-21 | 1986-10-21 | クランプ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63104580A true JPS63104580A (ja) | 1988-05-10 |
Family
ID=17199986
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61249908A Pending JPS63104580A (ja) | 1986-10-21 | 1986-10-21 | クランプ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63104580A (ja) |
-
1986
- 1986-10-21 JP JP61249908A patent/JPS63104580A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4540000A (en) | Signal conditioner for biological signals | |
| JPS6424686A (en) | Time base correction device | |
| JPS5946131B2 (ja) | 符号化回路 | |
| KR930007101A (ko) | 아날로그/디지탈변환기 | |
| JPS63299577A (ja) | クランプ装置 | |
| JPH04132412A (ja) | クランプ回路 | |
| JPS6468071A (en) | Video signal clamping circuit | |
| US5003309A (en) | Apparatus having shared architecture for analog-to-digital and for digital-to-analog signal conversion | |
| JP2832078B2 (ja) | 画像信号の黒レベル調整方法 | |
| JPH0322763A (ja) | クランプ回路 | |
| JPS60194620A (ja) | Ａ／ｄ変換方法 | |
| JPH0323778A (ja) | 映像信号クランプ回路 | |
| JP2953723B2 (ja) | Ａ／ｄ変換回路 | |
| KR950026125A (ko) | 아날로그 디지탈 변환장치 | |
| KR910007391B1 (ko) | 영상 처리 시스템에서 휘도 및 색차 분리 신호의 선택제어회로 | |
| JPS60245383A (ja) | デ−タ信号の分離回路 | |
| JPS6379477A (ja) | 映像信号直流安定化方式 | |
| JPH0468871A (ja) | Ｎｔｓｃ映像信号の直流再生回路 | |
| JPS62277816A (ja) | 符号化回路 | |
| JPS63108818A (ja) | Ｄ／ａ変換装置 | |
| JPH067630Y2 (ja) | ビデオクランプ回路 | |
| JPH0496476A (ja) | クランプ回路 | |
| JPH0210970A (ja) | クランプ回路 | |
| JPH01293076A (ja) | クランプ付ａ／ｄ変換器 | |
| JPS62217725A (ja) | アナログ・デイジタル変換器 |