JPS6310458B2 - - Google Patents
Info
- Publication number
- JPS6310458B2 JPS6310458B2 JP58062774A JP6277483A JPS6310458B2 JP S6310458 B2 JPS6310458 B2 JP S6310458B2 JP 58062774 A JP58062774 A JP 58062774A JP 6277483 A JP6277483 A JP 6277483A JP S6310458 B2 JPS6310458 B2 JP S6310458B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- scan
- scan path
- buffer means
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/267—Reconfiguring circuits for testing, e.g. LSSD, partitioning
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明はデータ処理装置に使用されるスキヤン
パス制御装置に関し、特に、そのスキヤンデータ
を保持するためのスキヤンデータバツフアの構成
と制御に関するものである。
パス制御装置に関し、特に、そのスキヤンデータ
を保持するためのスキヤンデータバツフアの構成
と制御に関するものである。
(従来技術)
従来技術を示す第1図において、スキヤンパス
制御装置2にはスキヤンパス11を含んだ論理装
置1と、スキヤンデータを処理するための保守診
断装置3とが接続され、データ処理装置の一部が
構成されている。第1図に示すスキヤンパス制御
装置2において、21〜29は次のような構成要
素である。すなわち、21はスキヤンインデータ
およびスキヤンアウトデータを保持するためのス
キヤンデータバツフア手段であり、各データビツ
トに対して1ビツトのパリテイビツトが付加さ
れ、複数ワードより成るRAMにより構成されて
いる。22はスキヤンデータバツフア手段21に
対してワードアドレスを指示するためのアドレス
カウンタ手段であり、歩進機能を備えている。2
3は保守診断装置3からのデータを一時的に保持
し、1ビツトづつスキヤンデータバツフア手段2
1に対して送出するためのmビツトから成る保持
レジスタ手段である。24は論理装置1からのス
キヤンアウトデータか、あるいは保持レジスタ手
段の内容かを選択する選択手段である。25は選
択手段24からの出力データに対してパリテイを
発生するためのパリテイ発生手段である。26は
スキヤンデータバツフア手段21からの読出しデ
ータに対してパリテイチエツクを行うためのパリ
テイチエツク手段である。27はスキヤンデータ
バツフア21から1ビツトづつ読出したデータを
保守診断装置3に対して転送するために備えられ
ていて、mビツトから成るデータを一時保持する
ための一時保持レジスタ手段である。28は一時
保持レジスタ手段27からの出力データにパリテ
イを発生させるためのパリテイ発生手段である。
29はスキヤンイン動作、およびスキヤンアウト
動作を制御するためのスキヤンパス制御手段であ
る。
制御装置2にはスキヤンパス11を含んだ論理装
置1と、スキヤンデータを処理するための保守診
断装置3とが接続され、データ処理装置の一部が
構成されている。第1図に示すスキヤンパス制御
装置2において、21〜29は次のような構成要
素である。すなわち、21はスキヤンインデータ
およびスキヤンアウトデータを保持するためのス
キヤンデータバツフア手段であり、各データビツ
トに対して1ビツトのパリテイビツトが付加さ
れ、複数ワードより成るRAMにより構成されて
いる。22はスキヤンデータバツフア手段21に
対してワードアドレスを指示するためのアドレス
カウンタ手段であり、歩進機能を備えている。2
3は保守診断装置3からのデータを一時的に保持
し、1ビツトづつスキヤンデータバツフア手段2
1に対して送出するためのmビツトから成る保持
レジスタ手段である。24は論理装置1からのス
キヤンアウトデータか、あるいは保持レジスタ手
段の内容かを選択する選択手段である。25は選
択手段24からの出力データに対してパリテイを
発生するためのパリテイ発生手段である。26は
スキヤンデータバツフア手段21からの読出しデ
ータに対してパリテイチエツクを行うためのパリ
テイチエツク手段である。27はスキヤンデータ
バツフア21から1ビツトづつ読出したデータを
保守診断装置3に対して転送するために備えられ
ていて、mビツトから成るデータを一時保持する
ための一時保持レジスタ手段である。28は一時
保持レジスタ手段27からの出力データにパリテ
イを発生させるためのパリテイ発生手段である。
29はスキヤンイン動作、およびスキヤンアウト
動作を制御するためのスキヤンパス制御手段であ
る。
第1図に示したスキヤンアウト制御装置2にお
いて、スキヤンアウト動作は次のようにして行わ
れる。すなわち、アドレスカウンタ手段22を初
期設定すると、シフトパス11の内容がクロツク
供給ごとに1ビツトづつデータがシフトされ、ス
キヤンパスの先頭にデータが順次出力される。こ
れを選択手段24に加え、選択手段24を経由し
てパリテイが発生し、スキヤンデータバツフア手
段21に対してこのパリテイを付加したデータが
書込まれる。このとき、アドレスカウンタ手段2
2は1ビツト書込むごとに歩進される。
いて、スキヤンアウト動作は次のようにして行わ
れる。すなわち、アドレスカウンタ手段22を初
期設定すると、シフトパス11の内容がクロツク
供給ごとに1ビツトづつデータがシフトされ、ス
キヤンパスの先頭にデータが順次出力される。こ
れを選択手段24に加え、選択手段24を経由し
てパリテイが発生し、スキヤンデータバツフア手
段21に対してこのパリテイを付加したデータが
書込まれる。このとき、アドレスカウンタ手段2
2は1ビツト書込むごとに歩進される。
上記のようにしてスキヤンパス11のすべての
データがシフトアウトすると、アドレスカウンタ
手段22が再び初期設定され、スキヤンデータバ
ツフア手段21の内容が一時保持レジスタ手段2
7に対して1ビツトづつ読出される。一時保持レ
ジスタ27に所定のmビツトを格納し終えたなら
ば、このデータは保守診断装置3への1ワードと
して送出される。スキヤンデータバツフア手段2
1からデータを読出す場合にはパリテイがチエツ
クされ、一時保持レジスタ27からデータを送出
する場合にはパリテイが付加される。
データがシフトアウトすると、アドレスカウンタ
手段22が再び初期設定され、スキヤンデータバ
ツフア手段21の内容が一時保持レジスタ手段2
7に対して1ビツトづつ読出される。一時保持レ
ジスタ27に所定のmビツトを格納し終えたなら
ば、このデータは保守診断装置3への1ワードと
して送出される。スキヤンデータバツフア手段2
1からデータを読出す場合にはパリテイがチエツ
クされ、一時保持レジスタ27からデータを送出
する場合にはパリテイが付加される。
次に、スキヤンイン動作は次のようにして行わ
れる。アドレスカウンタ手段22に初期設定を行
つた後に保守診断装置3からスキヤンインすべき
データがmビツトより成る1ワード単位で保持レ
ジスタ手段23に準備される。保持レジスタ手段
23の内容は、1ビツトづつm回に分けて順次、
選択手段24を経由してスキヤンデータバツフア
手段21にパリテイと共に送出され、アドレスカ
ウンタ手段22により指定されたスキヤンデータ
バツフア手段21内のアドレスに書込まれる。こ
のようにして1ワード単位で複数回に分けてスキ
ヤンデータバツフア手段21に対してスキヤンイ
ンデータが格納されるわけである。スキヤンイン
データの格納がスキヤンデータバツフア手段21
のすべてについて完了すると、アドレスカウンタ
手段22が再設定され、スキヤンデータバツフア
手段21の内容が1ビツトづつ読出され、スキヤ
ンパス11の入力端に対して送出される。スキヤ
ンパス11にクロツクが供給されるごとにスキヤ
ンインデータは1ビツトづつシフトされる。
れる。アドレスカウンタ手段22に初期設定を行
つた後に保守診断装置3からスキヤンインすべき
データがmビツトより成る1ワード単位で保持レ
ジスタ手段23に準備される。保持レジスタ手段
23の内容は、1ビツトづつm回に分けて順次、
選択手段24を経由してスキヤンデータバツフア
手段21にパリテイと共に送出され、アドレスカ
ウンタ手段22により指定されたスキヤンデータ
バツフア手段21内のアドレスに書込まれる。こ
のようにして1ワード単位で複数回に分けてスキ
ヤンデータバツフア手段21に対してスキヤンイ
ンデータが格納されるわけである。スキヤンイン
データの格納がスキヤンデータバツフア手段21
のすべてについて完了すると、アドレスカウンタ
手段22が再設定され、スキヤンデータバツフア
手段21の内容が1ビツトづつ読出され、スキヤ
ンパス11の入力端に対して送出される。スキヤ
ンパス11にクロツクが供給されるごとにスキヤ
ンインデータは1ビツトづつシフトされる。
以上説明したように、従来の方式ではスキヤン
データバツフア手段21のワード構成が1データ
ビツトに対して1パリテイビツトを付加したもの
であつたが、保守診断装置3からスキヤンデータ
バツフア手段へのデータの書込み/読出しを行う
ためのデータパスはmデータビツト(例えば8デ
ータビツト)に対して1パリテイビツトの構成で
あつた。したがつて、スキヤンデータバツフア手
段21の容量は実際のスキヤンデータの2倍であ
る必要があり、金物量の増大を招くという欠点が
あつた。また、保持診断装置3からスキヤンデー
タバツフア手段21へのデータの書込み/読出し
動作にワード変換が必要であるため、時間的オー
バーヘツドが大きいという欠点もあつた。
データバツフア手段21のワード構成が1データ
ビツトに対して1パリテイビツトを付加したもの
であつたが、保守診断装置3からスキヤンデータ
バツフア手段へのデータの書込み/読出しを行う
ためのデータパスはmデータビツト(例えば8デ
ータビツト)に対して1パリテイビツトの構成で
あつた。したがつて、スキヤンデータバツフア手
段21の容量は実際のスキヤンデータの2倍であ
る必要があり、金物量の増大を招くという欠点が
あつた。また、保持診断装置3からスキヤンデー
タバツフア手段21へのデータの書込み/読出し
動作にワード変換が必要であるため、時間的オー
バーヘツドが大きいという欠点もあつた。
(発明の目的)
本発明の目的は、スキヤンデータバツフア手段
のワード構成を複数データビツトに対して1パリ
テイビツトを付加するように設定し、これにより
外部装置からの書込み/読出しを容易に行うこと
ができるように構成することにより上記欠点を解
決し、金物量と時間的オーバーヘツドとの削減を
達成したスキヤンパス制御装置を提供することに
ある。
のワード構成を複数データビツトに対して1パリ
テイビツトを付加するように設定し、これにより
外部装置からの書込み/読出しを容易に行うこと
ができるように構成することにより上記欠点を解
決し、金物量と時間的オーバーヘツドとの削減を
達成したスキヤンパス制御装置を提供することに
ある。
(発明の構成)
本発明によるスキヤンパス制御装置は、装置単
位またはパツケージ単位に複数のフリツプフロツ
プを直列に接続し、クロツクを供給するごとにフ
リツプフロツプに格納されたデータの全体が順
次、接続順にしたがつてシフトされるスキヤンパ
スを備えたデータ処理装置に使用されるものであ
る。
位またはパツケージ単位に複数のフリツプフロツ
プを直列に接続し、クロツクを供給するごとにフ
リツプフロツプに格納されたデータの全体が順
次、接続順にしたがつてシフトされるスキヤンパ
スを備えたデータ処理装置に使用されるものであ
る。
本発明によるスキヤンパス制御装置は、スキヤ
ンデータバツフア手段と、アドレスカウンタ手段
と、保持レジスタ手段と、一時保持レジスタ手段
とを具備して構成したものである。
ンデータバツフア手段と、アドレスカウンタ手段
と、保持レジスタ手段と、一時保持レジスタ手段
とを具備して構成したものである。
スキヤンデータバツフア手段はスキヤンパスか
ら出力されたスキヤンアウトデータと、スキヤン
パスへ入力されるスキヤンインデータとを格納す
るためのバツフアであり、mビツト(m:正整
数)より構成されたnワード(n:正整数)から
成るものである。
ら出力されたスキヤンアウトデータと、スキヤン
パスへ入力されるスキヤンインデータとを格納す
るためのバツフアであり、mビツト(m:正整
数)より構成されたnワード(n:正整数)から
成るものである。
アドレスカウンタ手段は、スキヤンデータバツ
フア手段の書込みと読出しとのごとに歩進され、
スキヤンデータバツフア手段のワードアドレスを
指定するためのものである。
フア手段の書込みと読出しとのごとに歩進され、
スキヤンデータバツフア手段のワードアドレスを
指定するためのものである。
保持レジスタ手段は、スキヤンパスの出力端に
接続されていて、スキヤンアウトされたデータビ
ツトを少なくともmビツトだけ保持するためのも
のであり、保持されているデータがmビツトに達
したときに、スキヤンデータバツフア手段に存在
し、アドレスカウンタ手段により指定されたアド
レスに対してこのデータを書込むためのものであ
る。
接続されていて、スキヤンアウトされたデータビ
ツトを少なくともmビツトだけ保持するためのも
のであり、保持されているデータがmビツトに達
したときに、スキヤンデータバツフア手段に存在
し、アドレスカウンタ手段により指定されたアド
レスに対してこのデータを書込むためのものであ
る。
一時保持レジスタ手段はスキヤンデータバツフ
ア手段の出力端に接続されていて、スキヤンパス
へ送出されるべきスキヤンインデータを一時的に
保持するためのものであり、スキヤンデータバツ
フア手段に存在していて、アドレスカウンタ手段
に存在していて、アドレスカウンタ手段により指
定されたデータワードをmビツト単位に読出し、
内容を1ビツトごとにスキヤンパスの入力端に対
して送出させるものであり、さらに、スキヤンデ
ータバツフア手段の任意のワードアドレスに対し
て外部装置からデータを書込むことができると共
に、外部装置に対してデータを読出すことができ
るものである。
ア手段の出力端に接続されていて、スキヤンパス
へ送出されるべきスキヤンインデータを一時的に
保持するためのものであり、スキヤンデータバツ
フア手段に存在していて、アドレスカウンタ手段
に存在していて、アドレスカウンタ手段により指
定されたデータワードをmビツト単位に読出し、
内容を1ビツトごとにスキヤンパスの入力端に対
して送出させるものであり、さらに、スキヤンデ
ータバツフア手段の任意のワードアドレスに対し
て外部装置からデータを書込むことができると共
に、外部装置に対してデータを読出すことができ
るものである。
(実施例)
次に、本発明によるスキヤンパス制御装置につ
いて図面を参照して説明する。
いて図面を参照して説明する。
第2図は本発明によるスキヤンパス制御装置を
含むデータ処理装置の実施例を示すブロツク図で
ある。第2図において、1は論理装置であつて、
スキヤンパス11を含んでいる。2は本発明によ
るスキヤンパス制御装置、3はスキヤンデータを
処理するための保守診断装置である。スキヤンデ
ータ制御装置2において、21はスキヤンインデ
ータとスキヤンアウトデータとを保持するための
スキヤンデータバツフア手段であり、例えば、8
データビツトと1パリテイビツトとを付加して構
成したワードを複数個保持できるものである。ス
キヤンデータバツフア手段21は従来と同様な
RAMにより構成することができる。なお、パリ
テイビツトはデータの信頼性をあげるために付加
したものである。22はスキヤンデータバツフア
手段21に対するワートアドレスを指示するため
のアドレスカウンタ手段であり、スキヤンデータ
バツフア手段21が書込み、あるいは読出しを行
うごとに歩進をする機能を有している。23はス
キヤンデータバツフア手段21への書込みデータ
を一時的に保持するための保持レジスタ手段であ
り、保守診断装置3から送出される1ワード分の
データを保持する機能と、スキヤンパス11から
のスキヤンアウトデータを1ビツトづつシフトア
ウト順にシフトしながら1ワード分を保持する機
能とを有する。保持レジスタ手段23はパラレル
入出力とシリアル入力とが可能なレジスタの一種
である。25は保持レジスタ手段23からの出力
データに対してパリテイを発生するためのパリテ
イ発生手段である。27はスキヤンデータバツフ
ア手段21からの読出しデータを1ワード分だけ
保持するための一時保持レジスタ手段であり、保
守診断装置3に対してワード単位にデータを送出
するための機能と、スキヤンインデータを1ビツ
トづつスキヤンパス11に送出するための機能と
を有するレジスタの一種である。一時保持レジス
タ手段27はパラレル入出力とシリアル出力とが
可能なレジスタである。26は一時保持レジスタ
手段27の出力データをパリテイチエツクするパ
リテイチエツク手段であり、スキヤンデータバツ
フア手段21からデータを読出したときにチエツ
クを実行する。29はスキヤンイン動作とスキヤ
ンアウト動作とを制御するためのスキヤン制御手
段である。
含むデータ処理装置の実施例を示すブロツク図で
ある。第2図において、1は論理装置であつて、
スキヤンパス11を含んでいる。2は本発明によ
るスキヤンパス制御装置、3はスキヤンデータを
処理するための保守診断装置である。スキヤンデ
ータ制御装置2において、21はスキヤンインデ
ータとスキヤンアウトデータとを保持するための
スキヤンデータバツフア手段であり、例えば、8
データビツトと1パリテイビツトとを付加して構
成したワードを複数個保持できるものである。ス
キヤンデータバツフア手段21は従来と同様な
RAMにより構成することができる。なお、パリ
テイビツトはデータの信頼性をあげるために付加
したものである。22はスキヤンデータバツフア
手段21に対するワートアドレスを指示するため
のアドレスカウンタ手段であり、スキヤンデータ
バツフア手段21が書込み、あるいは読出しを行
うごとに歩進をする機能を有している。23はス
キヤンデータバツフア手段21への書込みデータ
を一時的に保持するための保持レジスタ手段であ
り、保守診断装置3から送出される1ワード分の
データを保持する機能と、スキヤンパス11から
のスキヤンアウトデータを1ビツトづつシフトア
ウト順にシフトしながら1ワード分を保持する機
能とを有する。保持レジスタ手段23はパラレル
入出力とシリアル入力とが可能なレジスタの一種
である。25は保持レジスタ手段23からの出力
データに対してパリテイを発生するためのパリテ
イ発生手段である。27はスキヤンデータバツフ
ア手段21からの読出しデータを1ワード分だけ
保持するための一時保持レジスタ手段であり、保
守診断装置3に対してワード単位にデータを送出
するための機能と、スキヤンインデータを1ビツ
トづつスキヤンパス11に送出するための機能と
を有するレジスタの一種である。一時保持レジス
タ手段27はパラレル入出力とシリアル出力とが
可能なレジスタである。26は一時保持レジスタ
手段27の出力データをパリテイチエツクするパ
リテイチエツク手段であり、スキヤンデータバツ
フア手段21からデータを読出したときにチエツ
クを実行する。29はスキヤンイン動作とスキヤ
ンアウト動作とを制御するためのスキヤン制御手
段である。
次に、まずスキヤンアウト動作について説明す
る。アドレスカウンタ手段22を初期設定する
と、シフトパス11の内容がクロツク供給ごとに
1ビツトづつシフトされ、スキヤンパス11の先
頭から保持レジスタ手段23に対してシリアルに
入力される。保持レジスタ手段23にスキヤンア
ウトデータが8ビツトまで揃うと8ビツトのデー
タに対してパリテイを発生させ、スキヤンデータ
バツフア手段21に対してデータビツトとパリテ
イビツトとを同時に書込む。書込みが終了すると
アドレスカウンタ手段22が歩進して次のワード
に移る。このように、8ビツト(1ワード)ごと
にスキヤンデータバツフア手段21に対するデー
タの書込み動作と、スキヤンパス11に対するシ
フトアウト動作との完了後に、スキヤンデータバ
ツフア手段21の内容が保守診断装置3に対して
取出される。そこで、再びアドレスカウンタ手段
22を初期設定し、スキヤンデータバツフア21
の内容を一時保持レジスタ手段27に対して1ワ
ードだけ読出し、次に保守診断装置3へ送出す
る。このとき、パリテイチエツク手段26により
パリテイチエツクが行われ、アドレスカウンタ手
段22の歩進が行われる。以上説明したように、
1ワードづつ順次データが読出されるわけであ
る。
る。アドレスカウンタ手段22を初期設定する
と、シフトパス11の内容がクロツク供給ごとに
1ビツトづつシフトされ、スキヤンパス11の先
頭から保持レジスタ手段23に対してシリアルに
入力される。保持レジスタ手段23にスキヤンア
ウトデータが8ビツトまで揃うと8ビツトのデー
タに対してパリテイを発生させ、スキヤンデータ
バツフア手段21に対してデータビツトとパリテ
イビツトとを同時に書込む。書込みが終了すると
アドレスカウンタ手段22が歩進して次のワード
に移る。このように、8ビツト(1ワード)ごと
にスキヤンデータバツフア手段21に対するデー
タの書込み動作と、スキヤンパス11に対するシ
フトアウト動作との完了後に、スキヤンデータバ
ツフア手段21の内容が保守診断装置3に対して
取出される。そこで、再びアドレスカウンタ手段
22を初期設定し、スキヤンデータバツフア21
の内容を一時保持レジスタ手段27に対して1ワ
ードだけ読出し、次に保守診断装置3へ送出す
る。このとき、パリテイチエツク手段26により
パリテイチエツクが行われ、アドレスカウンタ手
段22の歩進が行われる。以上説明したように、
1ワードづつ順次データが読出されるわけであ
る。
次に、スキヤンイン動作について説明する。ア
ドレスカンタ手段22を初期設定した後に、保守
診断装置3からスキヤンインすべきデータが1ワ
ード単位に保持レジスタ手段23にセツトされ
る。保持レジスタ手段23の内容はアドレスカウ
ンタ手段22により指示されるスキヤンデータバ
ツフア手段21のアドレスに対して書込まれ、ア
ドレスカウンタ手段22が歩進される。このよう
にしてスキヤンインデータがすべてセツトされる
と、次にスキヤンパス11に対するシフトイン動
作が実行される。その後、再びアドレスカウンタ
手段22が初期設定されてスキヤンデータバツフ
ア手段21の内容が1ワードづつ一時保持レジス
タ手段27に読出され、パリテイチエツク手段に
よりパリテイチエツクが行われると共に、アドレ
スカウンタ手段22の歩進が行われる。保持レジ
スタ手段23に読出されたデータは1ビツトづつ
順次、スキヤンパス11の入力端にシフトインデ
ータとして送出される。スキヤンパス11にクロ
ツクを供給するごとにシフトインデータが1ビツ
トづつシフトされ、8ビツトだけシフトされるご
とにスキヤンデータバツフア手段21から新たな
シフトインデータが保持レジスタ手段23に読出
される。
ドレスカンタ手段22を初期設定した後に、保守
診断装置3からスキヤンインすべきデータが1ワ
ード単位に保持レジスタ手段23にセツトされ
る。保持レジスタ手段23の内容はアドレスカウ
ンタ手段22により指示されるスキヤンデータバ
ツフア手段21のアドレスに対して書込まれ、ア
ドレスカウンタ手段22が歩進される。このよう
にしてスキヤンインデータがすべてセツトされる
と、次にスキヤンパス11に対するシフトイン動
作が実行される。その後、再びアドレスカウンタ
手段22が初期設定されてスキヤンデータバツフ
ア手段21の内容が1ワードづつ一時保持レジス
タ手段27に読出され、パリテイチエツク手段に
よりパリテイチエツクが行われると共に、アドレ
スカウンタ手段22の歩進が行われる。保持レジ
スタ手段23に読出されたデータは1ビツトづつ
順次、スキヤンパス11の入力端にシフトインデ
ータとして送出される。スキヤンパス11にクロ
ツクを供給するごとにシフトインデータが1ビツ
トづつシフトされ、8ビツトだけシフトされるご
とにスキヤンデータバツフア手段21から新たな
シフトインデータが保持レジスタ手段23に読出
される。
(発明の効果)
本発明は以上説明したように、スキヤンデータ
バツフアへのアクセスをワード単位で行うように
構成することにより、金物量の削減と時間的オー
バーヘツドの削減とを同時に達成できるという効
果がある。
バツフアへのアクセスをワード単位で行うように
構成することにより、金物量の削減と時間的オー
バーヘツドの削減とを同時に達成できるという効
果がある。
第1図は、従来技術によるスキヤンパス制御装
置を含むデータ処理装置の一例の構成を示すブロ
ツク図である。第2図は、本発明によるスキヤン
パス制御装置を含むデータ処理装置の一実施例の
構成を示すブロツク図である。 1……論理装置、2……スキヤンパス制御装
置、3……保守診断装置、11……スキヤンパ
ス、21……スキヤンデータバツフア手段、22
……アドレスカウンタ手段、23……保持レジス
タ手段、24……選択手段、25……パリテイ発
生手段、26,28……パリテイチエツク手段、
27……一時保持レジスタ手段、29……スキヤ
ンパス制御手段。
置を含むデータ処理装置の一例の構成を示すブロ
ツク図である。第2図は、本発明によるスキヤン
パス制御装置を含むデータ処理装置の一実施例の
構成を示すブロツク図である。 1……論理装置、2……スキヤンパス制御装
置、3……保守診断装置、11……スキヤンパ
ス、21……スキヤンデータバツフア手段、22
……アドレスカウンタ手段、23……保持レジス
タ手段、24……選択手段、25……パリテイ発
生手段、26,28……パリテイチエツク手段、
27……一時保持レジスタ手段、29……スキヤ
ンパス制御手段。
Claims (1)
- 1 装置単位、またはパツケージ単位に複数のフ
リツプフロツプを直列に接続し、クロツクを供給
するごとに前記フリツプフロツプに格納されたデ
ータの全体が接続順にしたがつてシフトするスキ
ヤンパスを備えたデータ処理装置に使用されるス
キヤンパス制御装置において、前記スキヤンパス
から出力されたスキヤンアウトデータとスキヤン
パスへ入力されるスキヤンインデータとを格納す
るためのmビツトより構成されたnワードから成
るスキヤンデータバツフア手段と、前記スキヤン
データバツフア手段の書込みと読出しとのごとに
歩進し、前記スキヤンデータバツフア手段のワー
ドアドレスを指定するためのアドレスカウンタ手
段と、前記スキヤンパスの出力端に接続されてい
て、スキヤンアウトされたデータビツトを少なく
ともmビツトだけ保持するためのものであつて、
前記保持されているデータがmビツトに達したと
きに、前記スキヤンデータバツフア手段に存在し
ていて前記アドレスカウンタ手段により指定され
たアドレスに前記データを書込むための保持レジ
スタ手段と、前記スキヤンデータバツフア手段の
出力端に接続されていて、前記スキヤンパスへ送
出されるべきスキヤンインデータを一時的に保持
するためのものであつて、前記スキヤンデータバ
ツフア手段に接続されていて、前記アドレスカウ
ンタ手段により指定されたデータワードをmビツ
ト単位に読出し、内容を1ビツトごとに前記スキ
ヤンパスの入力端に対して送出せしめるためのも
のであり、前記スキヤンデータバツフア手段の任
意のワードアドレスに対して外部装置からデータ
を書込むことができると共に、外部装置に対して
データを読出すことができる一時保持レジスタ手
段とを具備して構成したことを特徴とするスキヤ
ンパス制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58062774A JPS59188756A (ja) | 1983-04-08 | 1983-04-08 | スキヤンパス制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58062774A JPS59188756A (ja) | 1983-04-08 | 1983-04-08 | スキヤンパス制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59188756A JPS59188756A (ja) | 1984-10-26 |
| JPS6310458B2 true JPS6310458B2 (ja) | 1988-03-07 |
Family
ID=13210052
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58062774A Granted JPS59188756A (ja) | 1983-04-08 | 1983-04-08 | スキヤンパス制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59188756A (ja) |
-
1983
- 1983-04-08 JP JP58062774A patent/JPS59188756A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59188756A (ja) | 1984-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4680733A (en) | Device for serializing/deserializing bit configurations of variable length | |
| US4369511A (en) | Semiconductor memory test equipment | |
| US5325367A (en) | Memory device containing a static ram memory that is adapted for executing a self-test, and integrated circuit containing such a device as an embedded static ram memory | |
| US4450538A (en) | Address accessed memory device having parallel to serial conversion | |
| JPS6231439B2 (ja) | ||
| US4586181A (en) | Test pattern generating apparatus | |
| JPH0323871B2 (ja) | ||
| US4326290A (en) | Means and methods for monitoring the storage states of a memory and other storage devices in a digital data processor | |
| US5305329A (en) | Delay data setting circuit and method | |
| KR0170210B1 (ko) | 메모리 장치의 테스트 회로 | |
| JPS59188756A (ja) | スキヤンパス制御装置 | |
| JPS6314247A (ja) | スキヤンパス制御方式 | |
| JPS63108747A (ja) | ゲ−トアレイ集積回路 | |
| KR0183932B1 (ko) | 에프아이에프오 제어회로 | |
| JPS593966A (ja) | 半導体記憶装置試験方法 | |
| US20060176731A1 (en) | Multifunctional latch circuit for use with both sram array and self test device | |
| JP3254781B2 (ja) | 半導体装置 | |
| JPH0690266B2 (ja) | 半導体集積回路装置 | |
| JPS6144342B2 (ja) | ||
| JPS6134677A (ja) | 画像輪郭処理回路 | |
| Nunamaker | Universal wire detector camac scanner | |
| KR100450655B1 (ko) | 디지탈 블럭 테스트회로 및 이를 이용한 램 디지탈-아날로그변환장치 | |
| JPS59110097A (ja) | スキヤンパス制御装置 | |
| JPH02213965A (ja) | メモリ素子およびメモリ装置 | |
| JPS622337B2 (ja) |